IDT70261在DSP高速實時通信中的應(yīng)用

idt70261在dsp高速實時通信中的應(yīng)用 盛惠興，謝大權(quán) (河海大學(xué)計算機及信息工程學(xué)院 江蘇常州 213022) 雖然dsp的功能日益強大，但在很多的場合仍需多個dsp串行工作或并行工作。例如：在一些場合中需要利用cpu的控制能力強的特點來完成控制和人機接口；在一些實時控制的場合，實時算法經(jīng)常需要由幾處dsp串行或并行的工作，以提高系統(tǒng)的運行速度和實時性。如何在兩個處理器之間進行高速可靠的信息傳輸，就成為構(gòu)建高速實時系統(tǒng)的關(guān)鍵問題。目前，嵌入式控制系統(tǒng)正朝著高智能化、高實時性方向發(fā)展，在高速數(shù)據(jù)采集和處理場合，隨著采樣數(shù)據(jù)量的增大和信息處理任務(wù)的增加，對數(shù)據(jù)傳送的要求也越來越高，在系統(tǒng)或模塊間如果沒有能夠高速傳送數(shù)據(jù)的接口，則會遭遇數(shù)據(jù)傳送的速度瓶頸問題，從而影響整個系統(tǒng)對數(shù)據(jù)的處理能力。利用高性能的雙口ram能夠方便的構(gòu)成各種高速數(shù)

雙端口RAM在ARM 與DSP通信系統(tǒng)中的應(yīng)用

摘 要：通過使用idt70261 雙端口ram 實現(xiàn)了arm 與tms320c6211 dsp 之間的高速實時數(shù)據(jù)通信，給出了雙端口ram 與tms320c6211 和arm 的硬件連接圖和arm 驅(qū)動編寫細節(jié)。 后pc 時代，由于網(wǎng)絡(luò)技術(shù)和集成電路技術(shù)的迅速發(fā)展，利用嵌入式系統(tǒng)進行數(shù)字信號處理與傳輸成為可能。在arm 和dsp 構(gòu)成的雙處理器系統(tǒng)中，嵌入式作為主設(shè)備，主要完成數(shù)據(jù)處理、存儲與網(wǎng)絡(luò)傳輸工作，而dsp 作為從設(shè)備需要負責(zé)復(fù)雜的算法實現(xiàn)。 在此高速數(shù)據(jù)采集和處理系統(tǒng)中，隨著采樣數(shù)據(jù)量的增大和處理任務(wù)的增加，對數(shù)據(jù)的傳送要求越來越高，如果在兩個系統(tǒng)端口之間沒有能夠高速傳送數(shù)據(jù)的接口，將會造成數(shù)據(jù)傳送的阻塞，嚴重影響系統(tǒng)的實時性與處理數(shù)據(jù)的能力，因此此系統(tǒng)設(shè)計的重點之一是主從設(shè)備之間的數(shù)據(jù)通信。本文介紹用雙端口ramidt70261 完成tms320c6211dsp 與嵌入式arm920t之間的數(shù)據(jù)通信。 1 idt70261雙端口ram功能簡介 idt70261 是美國idt 公司生產(chǎn)的高速16k×16 的雙端口sram,其典型功耗為750mw,它具有兩個等級的存

基于PCI總線的塔康視頻信號產(chǎn)生電路設(shè)計

和ldlll7 s12可分別得到1．8 v和1．2 v電壓，供不同的器件使用。 2．2 pci接口電路 pci接口電路的主要功能是提供pc和塔康視頻信號產(chǎn)生電路進行信息交互的通道。選用plx公司的pci9054器件，該器件符合pci本地總線規(guī)范2．2版，突發(fā)傳輸速率可達到132 mb／s，本地總線支持復(fù)用／非復(fù)用的32位地址／數(shù)據(jù)，支持主模式、從模式以及dma傳輸方式。該器件可靠性高，易于開發(fā)，滿足系統(tǒng)的要求。 pci9054通過引導(dǎo)eeprom進行配置，其與串行eeprom(idt70261)的接口電路如圖2所示。pci9054提供4個引腳與串行idt70261相連接，它們分別是eedi，eedo，eesk，eecs，對應(yīng)于idt70261的di，d0，sk，cs等4個引腳。在上電復(fù)位時，pci9054會通過eeprom中引導(dǎo)并對寄存器進行配置，完成命令控制和地址映射。 pci9054局部總線的接口與dsp不完全兼容，需要通過fpga實現(xiàn)數(shù)據(jù)的傳輸。因此在fpga內(nèi)部構(gòu)建一個雙口ram，pci9054的局部數(shù)據(jù)線ld[15．．0]、局部地址線la[14..0]與fpga直

基于PCI總線數(shù)字信號處理機的硬件設(shè)計

部有6種可編程的fifo，以實現(xiàn)零等待突發(fā)傳輸及本地總線和pci總線之間的異步操作；支持主模式、從模式、dma傳輸方式，因其強大的功能可應(yīng)用于適配卡和嵌入式系統(tǒng)中。但由于dsp沒有提供直接與pci 9054接口的引腳，故采用雙口ram作數(shù)據(jù)緩沖，其優(yōu)點是不必改造pci產(chǎn)生信號以適應(yīng)dsp的要求。時序配置上較為容易。同時，分開設(shè)置的輸出輸入通道，也方便了用戶的應(yīng)用。 dsp1與eprom, 雙口ram，及cpld連接如圖3： 雙口ram采用idt70261，它是由美國idt公司生產(chǎn)的高速16kx16帶有中斷的雙端口sram。它采用100—pmtqfp封裝，典型功耗為750mw，最大存取時間有兩個等級：商業(yè)級有15/20/25/35/55ns(max),工業(yè)級有20/25/35/55ns(max)。它具有如下特點： (1)有兩套完全獨立的控制線，地址線和i/o線，允許兩個獨立的系統(tǒng)同時對雙端口存儲器進行訪問。 (2)具有完全獨立的忙邏輯，可以保證兩個系統(tǒng)對同一單元進行讀寫操作的正確性。 (3)中斷邏輯允許cpu通過端口直接進行通信，標識器邏輯允許兩

TS101S型DSP與PCI總線的簡易接口設(shè)計

054之間需要可編程邏輯器件進行邏輯轉(zhuǎn)換。出于對研制周期的考慮，采用一種較為簡便的通信方式：在dsp與pci橋間插入一個雙口ram，雙口ram一端的地址數(shù)據(jù)線接isi101s，另一端的地址數(shù)據(jù)線接pci9054。通過雙口ram轉(zhuǎn)換數(shù)據(jù)，并作為公共訪問緩沖區(qū)。這樣，pci橋與dsp之間的訪問成為間接，可以大大削彈對pci的時序要求，dsp與pci之間只需少量的信號通過cpld來實現(xiàn)邏輯轉(zhuǎn)換，而無需總線仲裁，這種方式的時序簡單，控制信號較少，dsp與cpld編程簡單，應(yīng)用更為方便。雙口ram的型號為idt70261，容量為16k×16bit。 pci9054的工作方式為從模式，驅(qū)動方為pc，數(shù)字信號處理機作為local端的主機，中間由公用的雙口ram進行讀寫操作。在時序上，只需幾個簡單的控制信號進行握手即可實現(xiàn)雙向數(shù)據(jù)傳輸。由pc主動發(fā)出讀寫命令，可根據(jù)需要實現(xiàn)單字節(jié)讀寫，在大多數(shù)系統(tǒng)中，這種方式已經(jīng)滿足要求。具體的接口電路如圖2所示。 pic9054局部總線側(cè)的信號功能如下所述。 lhold：總線請求信號，由pci9054驅(qū)動，高電平有效，有效時表明其正在使用本地總線。 lholda：總線請求應(yīng)

IDT70261在DSP高速實時通信中的應(yīng)用

基于PCI總線數(shù)字信號處理機的硬件設(shè)計

om接口，本地總線時鐘可和pci時鐘異步。pc9054內(nèi)部有6種可編程的fifo，以實現(xiàn)零等待突發(fā)傳輸及本地總線和pci總線之間的異步操作；支持主模式、從模式、dma傳輸方式，因其強大的功能可應(yīng)用于適配卡和嵌入式系統(tǒng)中。但由于dsp沒有提供直接與pci 9054接口的引腳，故采用雙口ram作數(shù)據(jù)緩沖，其優(yōu)點是不必改造pci產(chǎn)生信號以適應(yīng)dsp的要求。時序配置上較為容易。同時，分開設(shè)置的輸出輸入通道，也方便了用戶的應(yīng)用。 dsp1與eprom,雙口ram，及cpld連接如圖3： 雙口ram采用idt70261，它是由美國idt公司生產(chǎn)的高速16kx16帶有中斷的雙端口sram。它采用100—pmtqfp封裝，典型功耗為750mw，最大存取時間有兩個等級：商業(yè)級有15/20/25/35/55ns(max),工業(yè)級有20/25/35/55ns(max)。它具有如下特點： (1)有兩套完全獨立的控制線，地址線和i/o線，允許兩個獨立的系統(tǒng)同時對雙端口存儲器進行訪問。 (2)具有完全獨立的忙邏輯，可以保證兩個系統(tǒng)對同一單元進行讀寫操作的正確性。 (3)中斷邏輯允許cpu通過端口直接進行通信，標識器邏輯允許兩