-
-
- 手機版
-
- 芯視頻 APP
-
- 微信公眾號
-
- 維庫官方抖音
-
- 微信頭條號
-
- |
- |
- |
- |
帶有此標(biāo)記的料號：
1. 表示供應(yīng)商具有較高市場知名度，口碑良好，繳納了2萬保證金，經(jīng)維庫認證中心嚴格審查。
2. 供應(yīng)商承諾此料號是“現(xiàn)貨” ，如果無貨或數(shù)量嚴重不足(實際數(shù)量不到顯示數(shù)量一半)，投訴成立獎勵您500元。
15
BGA/11+
原裝現(xiàn)貨支持實單
EP2C35F672C8N
2865
BGA/1608+
特價特價全新原裝現(xiàn)貨
EP2C35F672C8
210
BGA672/1613+
全新進口原包裝原盒，一手貨源
EP2C35F672C8
5000
-/23+
的XILINXALTERA分銷商原裝長期供貨
EP2C35F672C8N
203060
BGA/24+
一站配齊 原盒原包現(xiàn)貨 朱S Q2355605126
EP2C35F672C8N
27
BGA/08+PB
原裝現(xiàn)貨，假一賠十
EP2C35F672C8N
6800
BGA/25+
只做原裝現(xiàn)貨
EP2C35F672C8
6000
FBGA/24+
原裝現(xiàn)貨，量大可發(fā)貨
EP2C35F672C8N
5000
-/25+
只做原裝，可提供技術(shù)支持及配單服務(wù)
EP2C35F672C8N
365
BGA672/2039+
現(xiàn)貨全新只做原裝
EP2C35F672C8N
188888
-/18+
全新原裝現(xiàn)貨，一站式BOM配單
EP2C35F672C8N
240
BGA/22+
xilinx嵌入式分銷商
EP2C35F672C8N
1
BGA/23+
手機號碼198-4820-2641
EP2C35F672C8N
3568
BGA/24+
有貨,優(yōu)勢渠道商 可回收 支持BOM配單 20年專注
EP2C35F672C8N
5800
-/2024+
全新原裝，現(xiàn)貨熱賣
EP2C35F672C8N
7222
BGA/21+
只做原裝實單必成假一罰十
EP2C35F672C8N
150
BGA/15+
-
EP2C35F672C8
4276
NA//23+
優(yōu)勢代理渠道,原裝,可全系列訂貨開增值稅票
EP2C35F672C8
3416
BGA/25+
原裝認證有意請來電或QQ洽談
EP2C35F672C8
3600
BGA/22+
軍用單位指定合供方/只做原裝，自家現(xiàn)貨
EP2C35F672C8
IC FPGA 475 I/O 672FBGA
EP2C35F672C8PDF下載
EP2C35F672C8
FPGA, CYCLONE II, 33K ELEMENTS, FBGA...
Altera
EP2C35F672C8PDF下載
EP2C35F672C8N
IC FPGA 475 I/O 672FBGA
EP2C35F672C8NPDF下載
EP2C35F672C8N
FPGA, CYCLONE II, 35K LE, 672FBGA; N...
Altera
EP2C35F672C8NPDF下載
-1）的卷積窗wc 對輸入樣本加窗后，再將間隔為n的兩數(shù)據(jù)平移相加生成n個數(shù)據(jù)y（n） （n=0,1,…，n-1），最后對y（n）進行fft 即得譜分析結(jié)果。 2 軟硬件簡介 在fpga開發(fā)過程中，常用的是vhdl和verilog hdl語言。vhdl語言比較適合做大型的系統(tǒng)級設(shè)計，而verilog hdl則適合邏輯級、門級設(shè)計。所以，考慮到兩種語言各自特點，本文選用vhdl語言完成設(shè)計。 采用fpga實現(xiàn)apfft算法，對硬件資源要求較高，故開發(fā)芯片選擇altera公司的ep2c35f672c8.該芯片內(nèi)部包含有33 216個邏輯單元，105個m4k ram模塊，以及18 bit×18 bit嵌入式乘法器。 軟件選用altera公司開發(fā)的quartusii平臺。該軟件提供了豐富的開發(fā)工具供用戶使用，可以完成代碼輸入、編譯、仿真以及下載到芯片的全部功能。 3 apfft模塊設(shè)計 本文所設(shè)計的apfft模塊由三部分構(gòu)成，分別為：地址發(fā)生模塊、數(shù)據(jù)存儲模塊和fft運算模塊。各個模塊間的關(guān)系如圖2所示。 3.1 地址發(fā)生模塊 為了保證測試數(shù)據(jù)能夠完整無誤地輸入
bit的計數(shù)器模塊0_ct、8 bit反相器模塊以及8 bit trc校驗器模塊trc。每一輪運算的初始階段，128 bit中間加密信息位c傳輸?shù)?計數(shù)器模塊0_ct，產(chǎn)生8 bit檢驗位，并通過反相器傳輸?shù)絫rc校驗器模塊。同時128_reg寄存器輸出數(shù)據(jù)，通過錯誤檢測網(wǎng)絡(luò)的0計數(shù)器0_ct產(chǎn)生8 bit檢驗位，兩組校驗位進行trc差分比較，輸出結(jié)果z0、z1。 4 防護電路仿真與驗證 為了檢測設(shè)計的防護電路的可行性與性能，采用verilog硬件語言，選用altera 的ep2c35f672c8器件，使用quartusii軟件對設(shè)計電路進行了綜合與仿真驗證。在不加錯誤檢測電路與加入錯誤檢測電路的情況下，對aes進行綜合分析，結(jié)果如表1所示。 其中edn是指錯誤檢測電路模塊。從表中可以看出，防護電路占用資源比較少，只有709個邏輯單元，整個aes密碼芯片的功耗只增加了18.22 mw，資源冗余增加不到整體資源的10 %，在設(shè)計抗故障攻擊的電路時可以接受這樣的防護電路。 仿真驗證的過程中，為了更好地模擬故障攻擊過程，對aes的中間存儲頂層模塊進行修改，引進了2個新的信號：c
聯(lián)系人：
聯(lián)系方式：
