-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號(hào)
-
- 維庫(kù)官方抖音
-
- 微信頭條號(hào)
-
- |
-
- |
- |
- |
帶有此標(biāo)記的料號(hào)：
1. 表示供應(yīng)商具有較高市場(chǎng)知名度，口碑良好，繳納了2萬(wàn)保證金，經(jīng)維庫(kù)認(rèn)證中心嚴(yán)格審查。
2. 供應(yīng)商承諾此料號(hào)是“現(xiàn)貨” ，如果無(wú)貨或數(shù)量嚴(yán)重不足(實(shí)際數(shù)量不到顯示數(shù)量一半)，投訴成立獎(jiǎng)勵(lì)您500元。
14
BGA/06+
原裝現(xiàn)貨支持實(shí)單
EP2C35F484C7
913
1975/20+
專(zhuān)注軍工軍航事業(yè)，進(jìn)口原裝
EP2C35F484C7N
2865
BGA/1608+
特價(jià)特價(jià)全新原裝現(xiàn)貨
EP2C35F484C7N
100000
-/-
現(xiàn)貨庫(kù)存，如實(shí)報(bào)貨，價(jià)格優(yōu)勢(shì)，一站式配套服務(wù)
EP2C35F484C7N
5000
-/23+
的XILINXALTERA分銷(xiāo)商原裝長(zhǎng)期供貨
EP2C35F484C7N
6800
BGA/25+
只做原裝現(xiàn)貨
EP2C35F484C7ES
6000
BGA/24+
原裝現(xiàn)貨，量大可發(fā)貨
EP2C35F484C7N
199800
BGA/17+
全新原裝現(xiàn)貨，一站式BOM配單
EP2C35F484C7N
1
BGA/21+
xilinx嵌入式分銷(xiāo)商
EP2C35F484C7N
5847
BGA/24+
有貨,優(yōu)勢(shì)渠道商 可回收 支持BOM配單 20年專(zhuān)注
EP2C35F484C7ES
5800
-/2024+
全新原裝，現(xiàn)貨熱賣(mài)
EP2C35F484C7
3416
ALT2017/25+
原裝認(rèn)證有意請(qǐng)來(lái)電或QQ洽談
EP2C35F484C7
12500
TSSOP/24+
16年老牌企業(yè) 原裝低價(jià)現(xiàn)貨
EP2C35F484C7
3350
BGA/2025+
一級(jí)代理，原裝假一罰十價(jià)格優(yōu)勢(shì)長(zhǎng)期供貨
EP2C35F484C7
29078
-/-
現(xiàn)貨十年以上分銷(xiāo)商，原裝進(jìn)口件，服務(wù)型企業(yè)
EP2C35F484C7
12260
TSSOP/23+
高品質(zhì) 優(yōu)選好芯
EP2C35F484C7
1618
BGA/17+
原裝進(jìn)口現(xiàn)貨，假一罰十。
EP2C35F484C7
90
-/05+
05+
EP2C35F484C7
17500
484FBGA/25+
貨真、價(jià)實(shí)、城交
EP2C35F484C7
10212
BGA484/21+
原裝現(xiàn)貨終端免費(fèi)提供樣品
EP2C35F484C7N
CYCLONE II FPGA 33K, SMD, 2C35F484; ...
Altera
EP2C35F484C7NPDF下載
歷史最低報(bào)價(jià)：￥18.0000 歷史最高報(bào)價(jià)：￥580.0000 歷史平均報(bào)價(jià)：￥197.6000
，讀出的數(shù)據(jù)按照倒位序排列，寫(xiě)入的數(shù)據(jù)是按照自然順序儲(chǔ)存的。依次類(lèi)推下去，讀出的數(shù)據(jù)都是按照倒位序排列。同樣第二塊和第四塊存儲(chǔ)器的存儲(chǔ)地址也具有這樣類(lèi)似的循環(huán)規(guī)律。因此只有第三塊存儲(chǔ)器需要用乒乓結(jié)構(gòu)的ram實(shí)現(xiàn)，與傳統(tǒng)所有存儲(chǔ)器都用乒乓結(jié)構(gòu)ram實(shí)現(xiàn)相比，節(jié)省了3／8的存儲(chǔ)單元。設(shè)計(jì)中用matlab軟件直接生成旋轉(zhuǎn)因子，并將其轉(zhuǎn)化為16位有符號(hào)定點(diǎn)數(shù)寫(xiě)入mif文件。然后用rom直接調(diào)用mif文件，將旋轉(zhuǎn)因子預(yù)置在rom中。 4 仿真結(jié)果 選用altera公司生產(chǎn)的cyclone ⅱ的ep2c35f484c7芯片上進(jìn)行驗(yàn)證，在quartyusⅱ7．2軟件中進(jìn)行編譯和仿真。通過(guò)對(duì)高基核的優(yōu)化處理，該設(shè)計(jì)對(duì)邏輯單元消耗量和傳統(tǒng)用基-4算法實(shí)現(xiàn)相近，僅為4 399，但由于本文采用了高基低基組合的混合基算法，在處理1 024點(diǎn)的離散數(shù)列時(shí)，處理器所分的級(jí)數(shù)僅為3級(jí)，相對(duì)傳統(tǒng)的低基數(shù)算法，其實(shí)現(xiàn)減少了對(duì)緩沖存儲(chǔ)器塊數(shù)的需求；并通過(guò)對(duì)緩沖存儲(chǔ)器的優(yōu)化設(shè)計(jì)，又比全部用乒乓結(jié)構(gòu)ram實(shí)現(xiàn)的傳統(tǒng)方法節(jié)省了3／8的存儲(chǔ)單元，因此占用的存儲(chǔ)資源僅為154 048 b。仿真波形如圖5所示，該仿真結(jié)果和matlab計(jì)算結(jié)果基
單、軟硬件平臺(tái)適應(yīng)性強(qiáng)、可靠的傳輸糾錯(cuò)能力、支持中斷信號(hào)的傳輸?shù)忍攸c(diǎn)。鑒于以上原因， 設(shè)計(jì)一款反射內(nèi)存卡， 寫(xiě)入一個(gè)節(jié)點(diǎn)的內(nèi)存的數(shù)據(jù)可以通過(guò)網(wǎng)絡(luò)硬件傳輸?shù)狡渌械墓?jié)點(diǎn)。 2 硬件設(shè)計(jì) 反射內(nèi)存卡系統(tǒng)的總體框圖如圖1 所示， 主要由5部分組成:fpga、pci 接口、sdram、數(shù)據(jù)編解碼電路、光纖收發(fā)電路。 其中，fpga 內(nèi)部包含sdram控制器和fifo 控制器、編解碼控制器、接收f(shuō)ifo、發(fā)送fifo、中斷fifo及中斷控制等。fpga 選用cyclone ii 系列的ep2c35f484c7;pci 選用plx 公司的pci9054，能夠提供兩個(gè)獨(dú)立的dma 引擎，每個(gè)都可以進(jìn)行讀寫(xiě)，在一個(gè)dma 讀取數(shù)據(jù)的同時(shí)另一個(gè)dma 可以寫(xiě)入數(shù)據(jù)，加快系統(tǒng)工作速度; 編解碼芯片選用安捷倫的h d m p -1636a，提供十位的并行io，串行數(shù)據(jù)傳輸速率達(dá)1062.5mbd，負(fù)責(zé)數(shù)據(jù)串并行和并串行轉(zhuǎn)換，以便與光纖收發(fā)器內(nèi)部數(shù)據(jù)格式進(jìn)行匹配; 光纖收發(fā)器選用安捷倫的hfbr-57l5ap，支持多模光纖，串行傳輸速率達(dá)1.0625gb/s，負(fù)責(zé)將電信號(hào)轉(zhuǎn)化為光信號(hào)， 通過(guò)光纖向下一節(jié)點(diǎn)傳輸。
聯(lián)系人：
聯(lián)系方式：
