-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號(hào)
-
- 維庫(kù)官方抖音
-
- 微信頭條號(hào)
-
- |
-
- |
- |
- |
5620
BGA/25+
原廠渠道商，可支持60天賬期及180天承兌
EP2C35F484C8
913
1975/20+
專注軍工軍航事業(yè)，進(jìn)口原裝
EP2C35F484C8N
2865
BGA/1608+
特價(jià)特價(jià)全新原裝現(xiàn)貨
EP2C35F484C8
5000
-/23+
的XILINXALTERA分銷商原裝長(zhǎng)期供貨
EP2C35F484C8N
1
BGA/17+
xilinx嵌入式分銷商
EP2C35F484C8N
1436
BGA/24+
有貨,優(yōu)勢(shì)渠道商 可回收 支持BOM配單 20年專注
EP2C35F484C8N
1208
QFP484/21+
現(xiàn)貨+庫(kù)存優(yōu)勢(shì)出
EP2C35F484C8N
5800
-/2024+
全新原裝，現(xiàn)貨熱賣
EP2C35F484C8N
21
BGA/12+
全新原裝現(xiàn)貨
EP2C35F484C8N
6000
BGA/24+
原裝現(xiàn)貨，量大可發(fā)貨
EP2C35F484C8
8000
N/A/2024
上海原裝現(xiàn)貨庫(kù)存，歡迎查詢
EP2C35F484C8
4500
484FBGA/16+
全新原裝歡迎詢價(jià)下單
EP2C35F484C8
21403
10+/23+
原裝現(xiàn)貨，長(zhǎng)期供應(yīng)
EP2C35F484C8
65200
484FBGA23x23/21+
一級(jí)代理/放心采購(gòu)
EP2C35F484C8
672
484FBGA/23+
渠道商，有貨，原廠原裝，帶COC
EP2C35F484C8
40000
QFP/2024+
原廠原裝現(xiàn)貨庫(kù)存支持當(dāng)天發(fā)貨
EP2C35F484C8
6607
-/2024+
現(xiàn)貨假一罰萬只做原廠原裝現(xiàn)貨
EP2C35F484C8
10000
484FBGA23x23/-
原裝現(xiàn)貨，可開票，提供賬期誠(chéng)信服務(wù)
EP2C35F484C8
65286
-/21+
全新原裝現(xiàn)貨，長(zhǎng)期供應(yīng)，免費(fèi)送樣
EP2C35F484C8
20000
BGA484/2022+
官網(wǎng)可查icscjh.com
EP2C35F484C8N
IC FPGA 322 I/O 3484FBGA
EP2C35F484C8NPDF下載
EP2C35F484C8N
FPGA, CYCLONE II, 35K LE, 484FBGA; N...
Altera
EP2C35F484C8NPDF下載
歷史最低報(bào)價(jià)：￥75.0000 歷史最高報(bào)價(jià)：￥1200.0000 歷史平均報(bào)價(jià)：￥470.9615
采用cetc公司推出的聲表濾波器lbl40ds13。其中心頻率為140mhz，3db抑制帶寬為16.9mhz，40db抑制帶寬為21.2mhz，插損典型值為9db，濾波器傳輸時(shí)延為1.02微秒。 a／d轉(zhuǎn)換器采用ad公司的ad6644，它的最高采樣率可達(dá)65msps，分辨率為14位。在本系統(tǒng)中，它直接對(duì)中心頻率140mhz、"整體帶寬"15mhz的中頻信號(hào)進(jìn)行帶通采樣，采樣時(shí)鐘取61mhz，采樣后的信號(hào)中頻為18mhz，信號(hào)速率為61msps。 fpga采用altera公司的ep2c35f484c8，它內(nèi)部含有33 216個(gè)邏輯單元，用戶最大可定義的i／o管腳為322個(gè)。在本系統(tǒng)中，fpga主要對(duì)a／d采樣后的14位低中頻信號(hào)進(jìn)行濾波處理，然后輸出16位數(shù)字信號(hào)給d／a轉(zhuǎn)換器。 單片機(jī)采用atmel公司推出的at89c51ed2系列，在本系統(tǒng)中用來配置dac5687和fpga。 d／a轉(zhuǎn)換器采用美國(guó)ti公司推出的帶有上變頻功能的dac5687，其主要作用是對(duì)信號(hào)進(jìn)行上變頻和d／a轉(zhuǎn)換。 2 dac5687的具體應(yīng)用 2.1 工作模式 根據(jù)dac5687內(nèi)部
平穩(wěn)下來。 （3）系統(tǒng)平穩(wěn)下來后，再增加kp使系統(tǒng)微微振蕩起來，然后再減小kd使系統(tǒng)平穩(wěn)下來。如此反復(fù)下去，直到kp和kd都不能變化時(shí)為止。 （4）把kp的值適當(dāng)減小一點(diǎn)，加入積分控制環(huán)節(jié)，慢慢增加ki的值，直到穩(wěn)態(tài)誤差在可接受的范圍內(nèi)。 （5）為了使系統(tǒng)更可靠和穩(wěn)定，保證魯棒性。最后還要把kp、kd、ki的值都適當(dāng)減小，再根據(jù)經(jīng)驗(yàn)做一些相應(yīng)的調(diào)整。 3 系統(tǒng)仿真分析 3.1 仿真結(jié)果 本設(shè)計(jì)使用vhdl語(yǔ)言進(jìn)行設(shè)計(jì)，以quartus軟件為設(shè)計(jì)平臺(tái)，用cycloneii ep2c35f484c8 器件完成設(shè)計(jì)。 vhdl主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，vhdl的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。vhdl的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是vhdl系
量化；運(yùn)用modelsim進(jìn)行仿真；用quartusⅱ進(jìn)行綜合。 根據(jù)verilog編程，modelsim仿真如圖1所示。 輸入的矩陣是[140，-1，-6，7，-19，-39，7，-92，22，17，8，31，-27，-32，-59，-21]，最后量化的結(jié)果為[17，0，-1，0，-1，-2，0，-5，3，1，1，2，-2，-1，-5，-1]。由此可知，這與iain e.g.richardson給出的結(jié)果相符合。所用的開發(fā)板是紅色颶風(fēng)第三代開發(fā)板，fpga芯片是altra ep2c35f484c8。從綜合后的報(bào)告可以看出，消耗的資源不到1％，如圖2所示。綜合后的rtl圖如圖3所示。 4結(jié) 語(yǔ) 介紹了h.264的量化算法，并用modelsim進(jìn)行了仿真，結(jié)果與理論完全一致。分析了在fpga開發(fā)板上的資源的消耗。由此可知，完全可以用fpga實(shí)現(xiàn)h.264的量化。 來源:xinxin
聯(lián)系人：
聯(lián)系方式：
