|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
請(qǐng)教幾個(gè)orcad的問(wèn)題。 |
| 作者：regar 欄目：EDA技術(shù) |
幾個(gè)看起來(lái)比較搞怪的問(wèn)題，請(qǐng)各位不吝拍磚(: 1. Bus NAME和Net alias是不是一定要對(duì)應(yīng)？ 在層次圖結(jié)構(gòu)下，我希望把A圖和B圖的兩組信號(hào)相連，這些信號(hào)名比較雜，比如有INT、REQ、ACK等，但是IO方向都相同。我可不可以把它們?cè)诒緢D內(nèi)像地址總線一樣用一個(gè)bus連接起來(lái)，bus NAME都叫做ADDR[2..0]，然后在頂層文件中按普通的總線進(jìn)行連接。這樣方式在電氣連接上會(huì)不會(huì)有問(wèn)題？ 2. 頂層文件中不同block的相同端口可不可以不用wire連接？這樣能不能保證電氣上相連？ 3. 如何建立多層原理圖？ 比如我的一個(gè)project里面有多個(gè)模塊CPU、FPGA、...，而CPU又分別有多個(gè)模塊DATA/ADDR、POWER等。我希望把所有生成的CPU子模塊原理圖都位于Navigator的CPU文件夾中，最后得到這樣的結(jié)構(gòu)： ---SCHEMATIC1 | | | ---TOP | |--CPU | | | |-- CPU | | | |-- DATA/ADDR | | | |-- POWER | | | -- ... | |--FPGA | ... 折騰半天，始終是 ---SCHEMATIC1 | | | ---TOP | |--CPU | | | -- CPU | |--DATA/ADDR | | | -- DATA/ADDR | |--POWER | | | |-- POWER | |--FPGA | ... 請(qǐng)教各路高手，能不能得到我想要的結(jié)構(gòu)？如果可以，應(yīng)該怎么設(shè)置hierarchical block的屬性？ 4. 怎樣在navigator中刪除一個(gè)不要的文件夾和文件？選中后按del沒(méi)反映，右鍵彈出的菜單里也沒(méi)有delete選項(xiàng)，郁悶 ): |
| 2樓： | >>參與討論 |
| 作者： regar 于 2006/1/2 1:43:00 發(fā)布：
再補(bǔ)充一個(gè)，汗汗 5. 在頂層文件中，block A的一個(gè)hierarchical PORT為ADDR[20..0]，block B需要用到ADDR[15..9]，可不可以直接在block B中放一個(gè)hierarchical PORT為ADDR[15..9]？ |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |