|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產業(yè) | CAN-bus/DeviceNe |
找尋高手-FPGA與DSP之間100M同步傳輸 |
| 作者：chenmeisun 欄目：EDA技術 |
找尋高手-FPGA與DSP之間100M同步傳輸 ，我們的方案是使用的ALTERA CYCLONE器件，ＤＳＰ為�。裕停樱常玻埃茫叮矗贔PGA中建立FIFO，DSP 對FIFO進行讀寫，實現100Ｍ的同步傳輸，不知道那位高手作過，本公司愿意出高價邀請解決困難。注意哦，異步傳輸的速度不能滿足要求。 多謝了！ ｍｓｎ：chenmeisun@hotmail.com tel : 13671283425 |
| 2樓： | >>參與討論 |
| 作者： oaipoaip 于 2005/12/30 15:59:00 發(fā)布：
一般只要從設備的時鐘頻率比100M高一點就可以吧 |
|
| 3樓： | >>參與討論 |
| 作者： jasonnpu 于 2005/12/30 16:47:00 發(fā)布：
找尋高手-FPGA與DSP之間100M同步傳輸 我覺得cyclone搞得定，能不能把你們的難點說的清楚一點�？梢愿衣撓礸enggh0602@sohu.com。 |
|
| 4樓： | >>參與討論 |
| 作者： silentecho 于 2005/12/30 23:34:00 發(fā)布：
用DMA 在FPGA上寫一個DMA控制器只占用很少的邏輯資源。如果DSP的總線速度跟不上，而DSP的DMA控制器緩存又太少，則數據接收可能會出現斷續(xù)，此時可以嘗試以下的辦法： 1 把該DMA的優(yōu)先級設為最高，盡量避免cpu在DMA進行時讀取外部DRAM中的數據或代碼，甚至可以把其他的DMA通通停止。 2 還有一個辦法，用內部的SRAM作為DMA的BUFFER，而不要用外部的DRAM。 |
|
| 5樓： | >>參與討論 |
| 作者： ITing 于 2005/12/31 14:41:00 發(fā)布：
絕對不是推銷 直接用XILINX的 Virtex4 SX DSP FIFO全部都有了。 不用考慮外部總線傳輸的問題。 |
|
|
|
| 免費注冊為維庫電子開發(fā)網會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |