|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
用ＥＤＡ來做 |
| 作者：潘齊安 欄目：EDA技術(shù) |
流水燈 功能要求：1、設(shè)計能帶8個LED發(fā)光管發(fā)光，并按照要求輪流發(fā)光，產(chǎn)生流水燈的流動效果。 2、應(yīng)具有兩種以上不同風(fēng)格的流動閃亮效果。 3、有起動、停止控制鍵。 4、有流動閃亮效果選擇設(shè)置鍵。 |
| 2樓： | >>參與討論 |
| 作者： 潘齊安 于 2005/12/21 23:23:00 發(fā)布：
那位朋友懂的來做做看呀 朋友一起來做 |
|
| 3樓： | >>參與討論 |
| 作者： 潘齊安 于 2005/12/21 23:25:00 發(fā)布：
題目2： 電子鐘 功能要求：1、用65536HZ的頻率作為系統(tǒng)的時鐘，對其進(jìn)行分頻產(chǎn)生秒信號，再對秒信號進(jìn)行計數(shù)，產(chǎn)生分、時，并顯示小時和分鐘的實(shí)際值（對秒的顯示不作要求）。 2、能預(yù)置小時和分鐘的功能（即校時、校分）。 3、顯示可采用靜態(tài)數(shù)碼管顯示，也可用動態(tài)顯示。（若用動態(tài)顯示，則可同時將時分秒顯示出來。） |
|
| 4樓： | >>參與討論 |
| 作者： oaipoaip 于 2005/12/22 8:34:00 發(fā)布：
項目外包嗎？ 包給我好啦，價格絕對合理，wahoho |
|
| 5樓： | >>參與討論 |
| 作者： zjeda 于 2005/12/23 21:58:00 發(fā)布：
小菜一碟 但要花點(diǎn)時間，有報酬嗎 |
|
| 6樓： | >>參與討論 |
| 作者： 潘齊安 于 2005/12/24 10:48:00 發(fā)布：
不好意思 沒有報酬的喲！！ |
|
| 7樓： | >>參與討論 |
| 作者： oaipoaip 于 2005/12/26 8:32:00 發(fā)布：
樓主是學(xué)生吧？ 一般只有初學(xué)者才會做這種東西，多想多練就可以了。 |
|
| 8樓： | >>參與討論 |
| 作者： 潘齊安 于 2005/12/26 22:22:00 發(fā)布：
呵呵！ 你說對了 我是學(xué)生！ 不過不知道畫它的實(shí)圖！不知道要用什么樣的器件 |
|
| 9樓： | >>參與討論 |
| 作者： 雷風(fēng) 于 2005/12/27 10:56:00 發(fā)布：
用cpld就可以了 |
|
| 10樓： | >>參與討論 |
| 作者： zhang_2000 于 2005/12/27 21:38:00 發(fā)布：
能花實(shí)際圖的軟件多的是 |
|
| 11樓： | >>參與討論 |
| 作者： xjg1111 于 2005/12/27 22:49:00 發(fā)布：
用語言寫實(shí)現(xiàn)起來很容易. 時鐘頻率越低，占用資源會越少. |
|
| 12樓： | >>參與討論 |
| 作者： yifenghawk 于 2005/12/29 10:45:00 發(fā)布：
你到底學(xué)過單片機(jī)沒有啊？ 這是學(xué)習(xí)單片機(jī)的入門實(shí)驗(yàn)哦，哎，現(xiàn)在的大學(xué)啊！ |
|
| 13樓： | >>參與討論 |
| 作者： oaipoaip 于 2005/12/29 14:07:00 發(fā)布：
還是不要把思路限制得太死 初學(xué)者最好能在沒有形成固有思維模式之前把思路放寬一點(diǎn)，想怎么做就怎么做最好。 |
|
| 14樓： | >>參與討論 |
| 作者： 潘齊安 于 2005/12/31 20:19:00 發(fā)布：
搶答器 library IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY DA IS PORT(InDA:IN std_logic_vector(4 downTo 0); Rst,CLK:IN std_logic; oSP:OUT std_logic; oleds:OUT std_logic_vector(6 downto 0)); end DA; ARCHITECTURE do of DA is signal Q1,Q,Q2,iSP:std_logic; signal iInDA:std_logic_vector(4 downTo 0); Begin pSP:PROCESS(CLK) variable countSP :integer range 0 to 1024; begin If (CLK'event and clk='1') then if countSP<=750 then countSP:=countSP+1; else countSP:=0; iSP<=not iSp; end if; end if; end PROCESS pSP; pSPout:PROCESS(iSP,Q) begin oSP<=(iSp AND Q)OR (iSP AND Q2) ; end PROCESS pSPout; pRST: PROCESS(clk,Rst,iSP) variable bDelayCnt:integer range 0 to 16384; Begin if Rst='0' then if (iSP'Event AND iSP='1' AND bDelayCnt<=1000) then bDelayCnt:=bDelayCnt+1;end if; if bDelayCnt<=1000 then Q<='1';else Q<='0'; Q1<='1';end if; else Q<='0'; end if; end PROCESS pRST ; pQ1:PROCESS(CLK) Begin If (CLK'event and clk='1' and iInDA>"00000" ) then if Q='0' then iInDA<=InDA;Q2<='1'; else Q2<='0'; end if; end if; end PROCESS pQ1; pInDA:PROCESS(InDA) Begin case InDA is when "00000" =>oleds<= "0111111"; --disp0 when "00001" =>oleds<= "0000110"; --disp1 when "00010" =>oleds<= "1011011"; --disp2 when "00011" =>oleds<= "1001111"; --disp3 when "00100" =>oleds<= "1100110"; --disp4 when "00101" =>oleds<= "1101101"; --disp5 when others => null; end case ; end PROCESS pInDA; end do; 那位朋友可以改好它 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |