-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號
-
- 維庫官方抖音
-
- 微信頭條號
-
- |
- |
- |
- |
6800
BGA/2403+
主營內(nèi)存.閃存全系列 ，歡迎咨詢
HY5PS121621CFP-Y5C
8400
BGA/2024+
新到大量現(xiàn)貨庫存
HY5PS121621CFP-Y5
3600
BGA/24+
100%原裝進(jìn)口現(xiàn)貨特價，長期供貨
HY5PS121621CFP-Y5
888
-/23+
回收全系列電子料元器件150-13067-403
HY5PS121621C
49
BGA/08+
自己現(xiàn)貨，深圳交易
HY5PS121621CFP-Y5
2965
BGA/24+
原裝，熱賣型號
HY5PS121621C
160
BGA/1412+
原裝現(xiàn)貨 REALTEK直營店ALC RT全系列
HY5PS121621BFP-28
142
BGA/12+
-
HY5PS121621
12260
90/23+
高品質(zhì) 優(yōu)選好芯
HY5PS121621
5000
90/23+
原裝庫存，提供優(yōu)質(zhì)服務(wù)
HY5PS121621
5000
90/26+
全新原裝現(xiàn)貨，一站式配單服務(wù)
HY5PS121621
8700
90/2023+
原裝現(xiàn)貨
HY5PS121621
21403
90/23+
原裝現(xiàn)貨，長期供應(yīng)
HY5PS121621
5027
90/23+
只做原裝,專注海外現(xiàn)貨訂購20年
HY5PS121621
5000
90/2015+
原裝，配單能手
HY5PS121621
4000
90/17+
代理直銷，公司原裝現(xiàn)貨供應(yīng)
HY5PS121621
9000
90/24+
原裝現(xiàn)貨,提供優(yōu)質(zhì)配單服務(wù)
HY5PS121621
65286
-/21+
全新原裝現(xiàn)貨，長期供應(yīng)，免費(fèi)送樣
HY5PS121621
60701
90/24+
深圳原裝現(xiàn)貨，可看貨可提供拍照
HY5PS121621
23412
90/23+
提供一站式配單服務(wù)
HY5PS121621F
HY5PS121621FPDF下載
HY5PS121621FP
512Mb DDR2 SDRAM
HYNIX [Hynix Semiconductor]
HY5PS121621FPPDF下載
HY5PS121621LF
512Mb DDR2 SDRAM
HYNIX [Hynix Semiconductor]
HY5PS121621LFPDF下載
HY5PS121621F-3
512Mb DDR2 SDRAM
HYNIX [Hynix Semiconductor]
HY5PS121621F-3PDF下載
HY5PS121621F-5
512Mb DDR2 SDRAM
HYNIX [Hynix Semiconductor]
HY5PS121621F-5PDF下載
HY5PS121621FP-X
512Mb DDR2 SDRAM
HYNIX [Hynix Semiconductor]
HY5PS121621FP-XPDF下載
HY5PS121621LF-3
512Mb DDR2 SDRAM
HYNIX [Hynix Semiconductor]
HY5PS121621LF-3PDF下載
HY5PS121621LF-5
512Mb DDR2 SDRAM
HYNIX [Hynix Semiconductor]
HY5PS121621LF-5PDF下載
的ddr200經(jīng)過ddr266、ddr333到今天的雙通道ddr400技術(shù)，第一代ddr的發(fā)展也走到了技術(shù)的極限，已經(jīng)很難通過常規(guī)辦法提高內(nèi)存的工作速度；隨著intel最新處理器技術(shù)的發(fā)展，前端總線對內(nèi)存帶寬的要求是越來越高，擁有更高更穩(wěn)定運(yùn)行頻率的ddr2內(nèi)存將是大勢所趨。 基于fpga的sdram控制器，以高可靠性、強(qiáng)可移植性、易于集成的特點(diǎn)，逐漸取代以往的專用控制器而成為主流解決方案。本文采用xilinx公司的spartan-3a系列fpga和hynix公司的ddr2 sdram器件hy5ps121621實(shí)現(xiàn)ddr2控制器的設(shè)計。 2 fpga與ddr2存儲器接口 圖1所示為ddr2與fpga的外圍接口連接圖，ddr2的信號線分為：時鐘信號線ck／ck ；數(shù)據(jù)信號線data／dqs／dm；地址信號線address／ba1／ba0；命令信號線ras／cas／we；控制信號線cs／cke／odt。fpga除與ddr2的所有信號線相連外，還引出外部環(huán)回信號線（圖中虛線所示），此信號輸出送至輸入輸出模塊，以補(bǔ)償fpga與存儲器之間的iob、器件和跡線的延遲。 差分時鐘線ck／ck為
聯(lián)系人：
聯(lián)系方式：
