EP1K50QC208-2N
2865
QFP/1608+
特價特價全新原裝現(xiàn)貨
EP1K50QC208-2
992
-/1912
真實原裝現(xiàn)貨,軍工優(yōu)勢庫位北京
EP1K50QC208-3
18
PQFP/0525+
原裝現(xiàn)貨
EP1K50QC208-1N
4000
QFP208/2023+
原裝原廠代理 可免費(fèi)送樣品
EP1K50QC208-2
2879
QFP/23+
原裝優(yōu)勢公司現(xiàn)貨
EP1K50QC208-3
100000
-/-
現(xiàn)貨庫存,如實報貨,價格優(yōu)勢,一站式配套服務(wù)
EP1K50QC208-1N
203060
QFP208/24+
一站配齊 原盒原包現(xiàn)貨 朱S Q2355605126
EP1K50QC208-1
5000
-/23+
的XILINXALTERA分銷商原裝長期供貨
EP1K50QC208-1N
6800
QFP208/2324+
全新原裝,每一片都來自原廠
EP1K50QC208
1000
-/25+
全新原裝深圳現(xiàn)貨
EP1K50QC208-2N
6800
QFP/25+
只做原裝現(xiàn)貨
EP1K50QC208-1
6000
PQFP/24+
原裝現(xiàn)貨,量大可發(fā)貨
EP1K50QC208-1N
5800
-/2024+
全新原裝,現(xiàn)貨熱賣
EP1K50QC208-1N
20
BGA/17+
xilinx嵌入式分銷商
EP1K50QC208-1N
1
BGA/23+
手機(jī)號碼198-4820-2641
EP1K50QC208
150
QFP/15+
-
EP1K50QC208
500000
QFP/22+
行業(yè)低價,代理渠道
EP1K50QC208
80000
-/23+
原裝現(xiàn)貨
EP1K50QC208
2789
QFP/22+
原裝公司現(xiàn)貨
EP1K50QC208
16500
-/25+23+
原裝正規(guī)渠道優(yōu)勢商全新進(jìn)口深圳現(xiàn)貨原盒原包
EP1K50QC208-2
IC ACEX 1K FPGA 50K 208-PQFP
Altera
EP1K50QC208-2PDF下載
EP1K50QC208-3
LOADABLE PLD, 0.5 ns, PQFP208 <NV
Altera
EP1K50QC208-3PDF下載
EP1K50QC208-1F
Field Programmable Gate Array (FPGA)
ETC
EP1K50QC208-1FPDF下載
EP1K50QC208-1P
Field Programmable Gate Array (FPGA)
ETC
EP1K50QC208-1PPDF下載
EP1K50QC208-1X
Field Programmable Gate Array (FPGA)
ETC
EP1K50QC208-1XPDF下載
EP1K50QC208-2F
Field Programmable Gate Array (FPGA)
ETC
EP1K50QC208-2FPDF下載
EP1K50QC208-2N
IC, FPGA, ACEX 1K, 50K, 208PQFP; No....
Altera
EP1K50QC208-2NPDF下載
EP1K50QC208-2P
Field Programmable Gate Array (FPGA)
ETC
EP1K50QC208-2PPDF下載
EP1K50QC208-3F
Field Programmable Gate Array (FPGA)
ETC
EP1K50QC208-3FPDF下載
EP1K50QC208-3F
Field Programmable Gate Array (FPGA)
EP1K50QC208-3FPDF下載
/d轉(zhuǎn)換器的控制信號產(chǎn)生電路在頂層生成了相對應(yīng)的邏輯符號如圖5所示。 fifo功能單元設(shè)計 本系統(tǒng)的a/d采樣速率比較高,采樣周期達(dá)到16.7ns,而選用的華邦公司單片機(jī)77e58,在晶振40mhz的讀寫周期是100ns,而且總線的傳輸速率又比較低,因此兩者在速度上無法匹配。在這種情況下,必須要在高速采集和低速處理之間建立相應(yīng)的緩沖途徑才能保證系統(tǒng)的正常工作。為此在a/d轉(zhuǎn)換器和單片機(jī)處理器中間加入一個先入先出式緩沖器(fifo),以緩解高速信號和低速設(shè)備之間的接口矛盾。本設(shè)計中利用ep1k50qc208中自帶的eab(嵌入式邏輯塊),通過quartus ii中的lpm工具直接生成兩個512*8位的fifo,作為兩路a/d轉(zhuǎn)換器的數(shù)據(jù)緩沖。quartus ii中產(chǎn)生的圖形符號和其時序波形圖形如圖6所示。fifo的輸入信號有數(shù)據(jù)輸入信號,直接和a/d轉(zhuǎn)換器的輸入相連下;寫信號和寫使能信號,寫信號和上述頻率選擇信號相連,可以以合適的速率將數(shù)據(jù)寫入fifo,寫使能設(shè)置為永遠(yuǎn)有效;讀信號和讀使能信號,這都有單片機(jī)發(fā)出的控制信號給出;異步清零信號則在每次寫fifo前將其清空。輸出信號有數(shù)據(jù)信號,和單片機(jī)的
選擇電路及a/d轉(zhuǎn)換器的控制信號產(chǎn)生電路在頂層生成了相對應(yīng)的邏輯符號如圖5所示。 fifo功能單元設(shè)計 本系統(tǒng)的a/d采樣速率比較高,采樣周期達(dá)到16.7ns,而選用的華邦公司單片機(jī)77e58,在晶振40mhz的讀寫周期是100ns,而且總線的傳輸速率又比較低,因此兩者在速度上無法匹配。在這種情況下,必須要在高速采集和低速處理之間建立相應(yīng)的緩沖途徑才能保證系統(tǒng)的正常工作。為此在a/d轉(zhuǎn)換器和單片機(jī)處理器中間加入一個先入先出式緩沖器(fifo),以緩解高速信號和低速設(shè)備之間的接口矛盾。本設(shè)計中利用ep1k50qc208中自帶的eab(嵌入式邏輯塊),通過quartus ii中的lpm工具直接生成兩個512*8位的fifo,作為兩路a/d轉(zhuǎn)換器的數(shù)據(jù)緩沖。quartus ii中產(chǎn)生的圖形符號和其時序波形圖形如圖6所示。fifo的輸入信號有數(shù)據(jù)輸入信號,直接和a/d轉(zhuǎn)換器的輸入相連下;寫信號和寫使能信號,寫信號和上述頻率選擇信號相連,可以以合適的速率將數(shù)據(jù)寫入fifo,寫使能設(shè)置為永遠(yuǎn)有效;讀信號和讀使能信號,這都有單片機(jī)發(fā)出的控制信號給出;異步清零信號則在每次寫fifo前將其清空。輸出信號有數(shù)據(jù)信號,和單片機(jī)的
ep1k30qc208、ep1k50qc208沒有rohs認(rèn)證,怎么辦?代理商不提供證書…… * - 本貼最后修改時間:2006-5-24 15:23:54 修改者:f6906
208腳我的是qc208腳的 ep1k50qc208 板子是兩層做的 已經(jīng)拿去做了 不知道會不會不行 我都沒有覆銅
EP1K50QC208-3 EP1K50TC144 EP1S10 EP1S10F484C5 EP1S20 EP1S20F484C5 EP1S20F780C7 EP1S25 EP1S25F672C7 EP1S25F672I7
相關(guān)搜索: