|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
請問關于cadence使用的問題！ |
| 作者：colinwang 欄目：IC設計 |
我要將一種特殊的器件加到電路里進行仿真，在hspice中可以將他用.SUBCKT的形式寫成一個MODEL，然后來調(diào)用，但用spectre仿的時候應該怎么辦呢？有人說要用verilog a或者verilog ams寫MODEL，但是寫完了如何加到電路中去仿呢？ 謝謝大家！請幫幫忙吧！ |
| 2樓： | >>參與討論 |
| 作者： colinwang 于 2006/10/5 9:39:00 發(fā)布：
OK 我已經(jīng)搞定了，謝謝！ |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |