|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
Digital IC Design train |
| 作者：bjicpark 欄目：IC設計 |
數(shù)字集成電路前端設計就業(yè)班 招 生 簡 章 服務特色 一流的學習環(huán)境：設施一流的培訓機房及聽課教室，配置有數(shù)十臺高配置電腦、教學用多媒體軟件、投影儀及其他相應的先進教學設備。 一流的實驗環(huán)境：當今主流EDA工具提供商的各種IC設計軟件和高檔工作站和服務器，保證了充足的工具使用。 一流的講師資源：來自各重點院校的優(yōu)秀講師及IC企業(yè)的資深技術(shù)經(jīng)理。他們擁有豐富的實踐經(jīng)驗，提供給學員第一手的設計經(jīng)驗。 實用的課程設置：整個課程由實踐項目貫穿始終，學員在實踐中學習、成長。理論知識、先進技術(shù)的完美結(jié)合。有充足的上機練習保證。 嚴格的教學管理：科學的學前測試，根據(jù)學員的實際水平推薦合適的課程。模塊化教學增加更多選擇。嚴格的考核制度，結(jié)業(yè)考試成績優(yōu)異者將獲得獎學金并優(yōu)先向園區(qū)企業(yè)推薦。 專業(yè)的就業(yè)推薦：豐富的IC客戶資源、第一手的IC企業(yè)招聘信息，會及時反饋給學員。為合格學員爭取更多的面試機會。 講師介紹 張學鵬，現(xiàn)任北京華大信安科技有限公司副總經(jīng)理。畢業(yè)于清華大學無線電系微電子學專業(yè)，碩士畢業(yè)于中國科學院半導體研究所，導師：王守覺院士。從事微電子行業(yè)近二十年來曾在中科院半導體研究所、中科院自動化研究所國家集成電路工程中心、Synopsys北京辦事處、Tektronix (中國)任職，在北京太平洋連宇通信公司任ASIC技術(shù)總監(jiān)，北京天一集成科技有限公司任董事、總工程師。 招生對象 電子類相關(guān)專業(yè)本科、碩士在讀生、畢業(yè)生，包括在職工程師、高校任課教師以及相關(guān)專業(yè)背景、符合報名要求的、有志于在IC設計行業(yè)發(fā)展的其他人員。 報名要求 有數(shù)字電路設計、C語言程序設計的基礎(chǔ)或自學過相關(guān)課程。 現(xiàn)場報名時免費提供測試機會，并針對知識的薄弱環(huán)節(jié)提供專業(yè)的技術(shù)指導。 培訓目標 通過課程學習和課程實踐，學會綜合運用數(shù)字邏輯、VLSI電路設計、硬件描述語言，進行數(shù)字電路設計的方法，達到能獨立設計完成中等規(guī)模模塊的前端設計水平。 課程說明 本課程分為四大部分：數(shù)字電路邏輯設計、Verilog語言及其綜合、VLSI電路設計實例、上機實驗。本課程根據(jù)教學需要由淺入深，有機地將四部分穿插進行，更有利于學員理解數(shù)字集成電路前端設計中的概念及設計思想，達到融會貫通的目的。 一、數(shù)字電路邏輯設計部分包含組合電路分析與設計、時序電路分析與設計、可編程邏輯器件。 二、Verilog語言及其綜合部分包括全面講解Verilog語言的語法、深入講解Verilog仿真機理、各種典型結(jié)構(gòu)的描述方法、仿真模型的建立方法，可綜合子集、綜合概念、機理及綜合后分析、優(yōu)化。 三、VLSI電路設計實例包括各種加法器、乘法器、除法器、狀態(tài)機、總線仿真模型、總線接口電路、RISC CPU、FIR濾波器。 四、上機實驗部分包括UNIX操作系統(tǒng)、NC-Verilog Design Compiler等EDA工具的使用，仿真調(diào)試技巧練習，完整的設計實例的仿真、綜合、分析、優(yōu)化過程。 設計實例 本設計項目是構(gòu)造一個8 階低通FIR 濾波器，每一級都保存了一個經(jīng)過延時的輸入樣值，各級的輸入連接和輸出連接被稱為抽頭。一個M 階的FIR 濾波器將有M+1個抽頭。通過移位寄存器用每個時鐘邊沿n（時間下標）處的數(shù)據(jù)流采樣值乘以抽頭系數(shù)，并將它們加起來形成輸出。 免費培訓 上課期間免費提供Verification with VCS 培訓，由Synopsys資深工程師親自授課，并使用Synopsys專門教材，按要求完成所有的實驗操作，培訓結(jié)束頒發(fā)Synopsys公司簽發(fā)的結(jié)業(yè)證書。共3天課程，價值2400元。 課程長度 110學時，課程設置以講解設計方法、設計實例和上機實踐設計項目為主。 開課時間 2006年9月28日，共10周課。 上課時間 每周二晚上18：30-21：00 每周六上午9：00-12：00，下午13：00-17：00 學習費用 報名費：100元 學 費：4800元，包括聽課、講義、上機輔導、上機實驗、證書等 優(yōu)惠政策 2006年9月20日前報名免收報名費 報名截止日期9月25日 在校生憑學生證可享受優(yōu)惠價4200元，5人以上團體報名可享受優(yōu)惠價4000元 社會人員、在職工程師5人以上團體報名可享受優(yōu)惠價4600元 獎學金政策 在結(jié)業(yè)考試中成績位于前3名的學員可享受設計園的優(yōu)等獎學金和成功就業(yè)獎學金。 免費試聽 上課期間，凡有愿意了解本培訓相關(guān)情況者，可報名參加免費試聽，與正式學員同堂聽課，感受IC設計的學習氛圍。試聽次數(shù)限每人一次，時長三學時。 聯(lián)系方式 聯(lián)系電話：010-82351166 87239511（移動） 傳 真：010-82357178 E - mail：ictrain@bjicpark.com 網(wǎng) 址：www.bjicpark.com 注：本班限招人數(shù)20人，名額有限，欲報從速！若報名人數(shù)少于10人則不開班。 點擊http://www.bjicpark.com/jqpx68.htm查看課程大綱 點擊http://www.bjicpark.com/jqpx68_1.htm查看講師其他詳細介紹 點擊http://www.bjicpark.com/jqpx72.htm查看北京集成電路設計園獎學金政策 點擊http://www.bjicpark.com/jqpx67.htm下載報名回執(zhí) * - 本貼最后修改時間：2006-9-19 13:44:54 修改者：bjicpark |
| 2樓： | >>參與討論 |
| 作者： bjicpark 于 2006/9/19 13:45:00 發(fā)布：
修改了一下 贈送了一個VCS工具培訓 * - 本貼最后修改時間：2006-9-19 14:37:01 修改者：bjicpark |
|
| 3樓： | >>參與討論 |
| 作者： bjicpark 于 2006/9/30 9:46:00 發(fā)布：
此班已經(jīng)開課 上課期間歡迎感興趣的工程師前來試聽 老師將會用5種設計方法來設計同一個項目，實用性非常強，同時可以了解市場需求方向，機會不容錯過呀��！ * - 本貼最后修改時間：2006-9-30 9:47:11 修改者：bjicpark |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |