|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
VCS常用命令使用詳解 |
| 作者：rickyice 欄目：IC設(shè)計(jì) |
工作狀態(tài): 建立仿真環(huán)境 VCS是Synopsys公司的仿真工具. VCS對(duì)verilog模型進(jìn)行仿真包括兩個(gè)步驟: 1. 編譯verilog文件成為一個(gè)可執(zhí)行的二進(jìn)制文件命令為: $> vcs source_files 2. 運(yùn)行該可執(zhí)行文件 $> ./simv 類似于NC, 也有單命令行的方式: $> vcs source_files -R -R 命令表示, 編譯后立即執(zhí)行. 下面講述常用的命令選項(xiàng): -cm LINE|cond|fsm|tgl|obc|path 設(shè)定coverage的方式 +define+macro=VALUE+ 預(yù)編譯宏定義 -f filename RTL文件列表 +incdir+directory+ 添加include 文件夾 -I 進(jìn)入交互界面 -l logfile文件名 -P pli.tab 定義PLI的列表(Tab)文件 +v2k 使用推薦的標(biāo)準(zhǔn) -y 定義verilog的庫(kù) -notice 顯示詳盡的診斷信息 -o 指定輸出的可執(zhí)行文件的名字,缺省是sim.v zz 51life |
| 2樓： | >>參與討論 |
| 作者： guyue201 于 2006/9/26 9:49:00 發(fā)布：
pli 請(qǐng)教pli列表是是什么？ |
|
| 3樓： | >>參與討論 |
| 作者： 5life 于 2006/10/5 17:21:00 發(fā)布：
到 DICDER看詳細(xì)內(nèi)容 到 DICDER看詳細(xì)內(nèi)容 |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |