|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
請Verilog HDL語言高手進來幫忙一下拉。 |
| 作者：ydj_0222 欄目：EDA技術(shù) |
我要做一個低通數(shù)字濾波器，傳遞函數(shù)H（z)已經(jīng)設(shè)計好了，請問如何在FPGA上實現(xiàn)輸入信號與傳遞函數(shù)的卷積運算呢？給點意見拉。 |
| 2樓： | >>參與討論 |
| 作者： wag 于 2006/3/25 17:14:00 發(fā)布：
說起簡單：乘加 我也想研究 QQ：43499601 |
|
| 3樓： | >>參與討論 |
| 作者： oaipoaip 于 2006/3/28 9:18:00 發(fā)布：
信號先進n個乘法器，然后加起來輸出 大的組合邏輯切開做pipeline可以提高運行頻率 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |