音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

登錄 免費注冊 首頁 | 行業(yè)黑名單 | 幫助
維庫電子市場網(wǎng)
技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng)
驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe

在CPLD中我怎樣做到將一個信號延時呢

作者:yangyongsz 欄目:EDA技術
在CPLD中我怎樣做到將一個信號延時呢
對一個任意的信號我想將它做一個延時(如5us,或者10ns)怎樣做

2樓: >>參與討論
ryan999
dfdfffd
 
3樓: >>參與討論
yangyongsz
???????????
dff是什么呢

4樓: >>參與討論
hskfly
@_@
D觸發(fā)器...

5樓: >>參與討論
wag
這樣需要高頻的CLK
 
6樓: >>參與討論
英雄本_色
EDA 技術
我也想學習學習啊!

7樓: >>參與討論
chunyuan00
不知道條件做延遲.
小的延遲可以用BUFF堆吧,大點構(gòu)建那個什么電容充放延遲?us級就汗了,不知道干什么用.


參與討論
昵稱:
討論內(nèi)容:
 
 
相關帖子
什么情況下,仿真可以,到板子上就不行?
小弟CPLD初入門,有些語法請大俠們指正,先行謝過了!
想在FPGA上實現(xiàn)8051IP核,請大家給指導指導
用Verilog HDL,如何將255--0轉(zhuǎn)換成100--0的?
有關FPGA容量問題請教
免費注冊為維庫電子開發(fā)網(wǎng)會員,參與電子工程師社區(qū)討論,點此進入


Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號