|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
請教：FPGA上電后的狀態(tài)問題 |
| 作者：proudpeo 欄目：EDA技術(shù) |
資料上說初始化賦值只是在仿真中有效，綜合時(shí)會把所有SIGNAL 和 VARIABLE的初始賦值都略去。 以下幾個(gè)句子 ARCHITECTURE ACT OF ENTITY IS ...... SIGNAL P1 :STD_LOGIC; BEGIN IF (P1='1') THEN ...... －－語句1 ELSIF(P1='0') THEN ......－－語句2 END IF; END; 那么上電后是執(zhí)行語句1還是2 新手上路，請多指教 |
| 2樓： | >>參與討論 |
| 作者： picklas 于 2005/7/20 22:21:00 發(fā)布：
re 原則上，硬件中設(shè)計(jì)里的信號和變量初始都是‘0’，但是你可以通過復(fù)位信號或者約束文件實(shí)現(xiàn)信號初始值得設(shè)置。 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |