導(dǎo)讀：直接數(shù)字頻率合成技術(shù)（DDS）作為第三代頻率合成技術(shù)，廣泛應(yīng)用于儀器儀表、通信、雷達(dá)等領(lǐng)域?；贒DS技術(shù)設(shè)計(jì)的頻率合成器輸出方波時(shí)，存在明顯的重影現(xiàn)象，這直接影響了方波的質(zhì)量。對(duì)方波重影出現(xiàn)的原因進(jìn)行了分析，并提出一種適用于FPGA的改進(jìn)算法，較好地弱化了方波重影。

　　0 引言

　　DDS（Direct Digital Frequency Synthesis）頻率合成器能夠很方便地輸出任意波形[1],方波作為常用波形之一，具有其特殊性。但輸出的方波存在明顯的重影現(xiàn)象直接影響了方波的質(zhì)量。

　　1 方波重影出現(xiàn)的原因

　　假設(shè)系統(tǒng)時(shí)鐘頻率為200 MHz,以輸出3 MHz方波為例，從模擬示波器觀察到的結(jié)果如圖1所示。

　　圖1中存在明顯的雙邊沿現(xiàn)象，且兩條上升沿的間距為5 ns,剛好等于系統(tǒng)時(shí)鐘的周期。這種現(xiàn)象可稱為方波重影。

　　根據(jù)DDS的工作原理可知，相位序列具有周期性[2].

　　在相位序列的一個(gè)周期內(nèi)，相位累加器會(huì)溢出若干次，并且每次溢出后的殘留量都不一樣。當(dāng)殘留量足夠大時(shí)，再次發(fā)生溢出所需的累加次數(shù)會(huì)減少。累加次數(shù)的減少，意味著方波的周期變小。不同周期的方波疊加在一起，便出現(xiàn)重影現(xiàn)象。

　　使用Matlab模擬DDS生成方波的過程，可以得到更直觀的認(rèn)識(shí)，如圖2所示。

　　按照?qǐng)D2中的參數(shù)設(shè)置，方波的周期等于：

　　從圖2可以看出，為了輸出周期為3.2Tc 的方波，在相位序列的一個(gè)周期內(nèi)，DDS 頻率合成器的實(shí)際輸出為：一個(gè)周期為4Tc 且占空比為50%的方波，兩個(gè)周期為3Tc 且占空比為75%的方波，兩個(gè)周期為3Tc 且占空比為25%的方波。從平均的意義上看，剛好組成周期為3.2Tc 且占空比為50%的方波。因此，DDS 頻率合成器輸出的方波不僅周期在波動(dòng)，而且占空比也發(fā)生波動(dòng)。

　　如果將DDS 頻率合成器看成分頻器，在滿足奈奎斯特采樣定理[4]的條件下，可以得出如下結(jié)論：輸出正弦波等連續(xù)信號(hào)時(shí)，DDS可以實(shí)現(xiàn)任意比例的分頻；輸出方波等存在跳變沿的信號(hào)時(shí)，這類信號(hào)的周期只能是系統(tǒng)時(shí)鐘周期的整數(shù)倍，否則出現(xiàn)重影。

　　2 方波改進(jìn)算法的研究與實(shí)現(xiàn)

　　為了解決方波重影問題，可從時(shí)域的角度分析。將若干個(gè)不同周期的方波疊加到一起，可得示意圖如圖3所示。

　　圖3 中，使a 點(diǎn)和d 點(diǎn)向下抖動(dòng)，使b 點(diǎn)和c 點(diǎn)向上抖動(dòng)，多次疊加后可有效弱化方波重影，甚至徹底消除。但是，如何準(zhǔn)確地判斷a、b、c、d 四個(gè)點(diǎn)，成為實(shí)現(xiàn)這一方法的障礙。

　　仔細(xì)觀察圖3和圖2,引入時(shí)鐘節(jié)拍的概念，便能找到依據(jù)判斷a、b、c、d四個(gè)點(diǎn)。首先，定義方波的周期和上升沿時(shí)刻，以50%占空比為例，這兩個(gè)數(shù)值可分別表示為：

　　其中，ceil表示朝正無窮方向取整，floor表示朝負(fù)無窮方向取整，均為Matlab運(yùn)算符[5].

　　當(dāng)系統(tǒng)時(shí)鐘的頻率為200 MHz時(shí)，以輸出3 MHz方波為例，計(jì)算結(jié)果如表1所示。

　　類似于圖3,3 MHz方波的示意圖如圖4所示。

　　從圖4 可以看出，a 點(diǎn)和b 點(diǎn)發(fā)生在時(shí)鐘節(jié)拍為33的位置，c點(diǎn)和d點(diǎn)發(fā)生在時(shí)鐘節(jié)拍為65的位置。當(dāng)出現(xiàn)c點(diǎn)時(shí)，意味著本次方波的周期較小，下一個(gè)時(shí)鐘節(jié)根據(jù)圖3 的規(guī)律，在時(shí)鐘節(jié)拍為grl 和gda 的位置，利用原始方波信號(hào)的高低電平信息，就能得到a、b、c、d四個(gè)點(diǎn)。假設(shè)DAC的位數(shù)為14位，方波改進(jìn)算法的實(shí)現(xiàn)過程可分為以下三個(gè)步驟：

　　步，定義一個(gè)計(jì)數(shù)器，并以相位累加器的進(jìn)位輸出信號(hào)作為清零信號(hào)，即相位累加器每溢出，該計(jì)數(shù)器就清零。因此，該計(jì)數(shù)器的計(jì)數(shù)值就表示圖4中的時(shí)鐘節(jié)拍。

　　第二步，定義一個(gè)狀態(tài)機(jī)，假設(shè)計(jì)數(shù)器的計(jì)數(shù)值為num,簡化后的狀態(tài)轉(zhuǎn)移圖如圖5所示。

　　狀態(tài)RISE標(biāo)記的時(shí)鐘節(jié)拍是grl,處于此狀態(tài)時(shí)，如果原始方波信號(hào)為高電平，便得到a點(diǎn)；如果原始方波信號(hào)為低電平，便得到b點(diǎn)。狀態(tài)DOWN標(biāo)記的時(shí)鐘節(jié)拍是gda,處于此狀態(tài)時(shí)，如果原始方波信號(hào)為低電平，便得到c點(diǎn)；如果原始方波信號(hào)為高電平，便得到d點(diǎn)。

　　第三步，定義一個(gè)隨機(jī)變量random,random的變化范圍是0~2 048,可通過11位m序列實(shí)現(xiàn)之。使用verilog語言的位拼接運(yùn)算符[6],在a 點(diǎn)和d 點(diǎn)將送給DAC 的數(shù)據(jù)定義為10 240 加random,即“{3'b101,random}”;在b 點(diǎn)和c 點(diǎn)將送給DAC 的數(shù)據(jù)定義為4 096 加random,即“{3'b010,random}”.

　　3 測試與總結(jié)

　　使用新的方波算法后，可得測試結(jié)果如圖6所示。

　　對(duì)比圖6和圖1可以看出，方波重影的寬度從5 ns縮短至3 ns,并且上升沿呈實(shí)心狀，不再由兩條邊沿組成。

　　另一方面，圖6和圖1中，方波的上升時(shí)間均為15 ns左右，這說明方波改進(jìn)算法并沒有導(dǎo)致上升時(shí)間的增加。