1、引言

　　隨著數(shù)字化技術(shù)不斷發(fā)展和完善，數(shù)字圖像處理技術(shù)已廣泛應(yīng)用于工業(yè)、軍事、生物醫(yī)療、電信等領(lǐng)域。實(shí)際應(yīng)用中能夠運(yùn)行復(fù)雜靈活的圖像處理算法和大數(shù)據(jù)量的數(shù)據(jù)傳輸處理能力成為圖像處理平臺穩(wěn)定運(yùn)行的前提，而系統(tǒng)實(shí)時性、體積、功耗等因素也至關(guān)重要。傳統(tǒng)數(shù)字圖像處理平臺大多采用通用PC機(jī)、高速圖像采集卡和基于VC++的軟件平臺來實(shí)現(xiàn)，但很難滿足當(dāng)前對系統(tǒng)體積、功耗和實(shí)時性要求。因此這里提出的基于DSP和FPGA的通用圖像處理平臺，充分發(fā)揮DSP運(yùn)算速度快、尋址方式靈活的優(yōu)點(diǎn)，更好地提高圖像處理系統(tǒng)的集成度，降低系統(tǒng)功耗，并滿足實(shí)時性要求。

　　2、系統(tǒng)硬件設(shè)計

　　該系統(tǒng)設(shè)計選用TI公司的TMS320DM642型DSP。該款DSP功耗低，片上資源豐富，主頻可達(dá)200 MHz，片上帶有128 K×16 bit RAM和32 K×16 bit ROM，內(nèi)置6個DMA通道，1個I2C接口，3個McBSP接口，1個RTC模塊，其外部存儲器接口（EMIF）能與SDRAM無縫連接，同時還帶有USB接口。DSP選用ALTERA的Cyclone-II系列處理器，具有強(qiáng)大的邏輯處理能力，從而實(shí)現(xiàn)微處理器通用接口設(shè)計和簡單信息預(yù)處理功能。

圖 1 DSP視覺系統(tǒng)硬件組成結(jié)構(gòu)圖

　　系統(tǒng)中，擴(kuò)展的外部存儲器包括ROM和SDRAM。其中，ROM采用Atmel公司的Flash，型號是AT49BV1614，其容量為16MBits，在系統(tǒng)啟動時作為Boot ROM使用；SDRAM由兩片4Banks×512K×32Bits規(guī)格的芯片夠成，型號是HY57V643220CT，用來儲存程序、數(shù)據(jù)和視頻。視頻ADC采用Phillips公司的SAA7113，轉(zhuǎn)換9Bits，擁有有4個模擬輸入通道，可輸入4路模擬視頻信號，輸出接口（VP0）有一個，支持PAL、NTSC、SECAM這三種主要的模擬視頻制式。視頻輸出DAC芯片采用的是Analog Devices公司推出的ADV7176視頻編碼器，轉(zhuǎn)換為10Bits，信噪比達(dá)80dB，它在DM642的行、場同步信號及自己的時鐘控制下從DM642中讀出數(shù)據(jù)，經(jīng)過D/A轉(zhuǎn)換后輸出到TV顯示器上進(jìn)行顯示。通信接口中利用DM642已有的同步串口McBSP與EDMA實(shí)現(xiàn)UART的方法，硬件上加入一片MAX3323E，實(shí)現(xiàn)CMOS邏輯電平和RS-232邏輯電平之間轉(zhuǎn)換，以滿足與控制計算機(jī)進(jìn)行串口通信的要求。

　　3、系統(tǒng)軟件設(shè)計

　　TI為了對自己的DSP 產(chǎn)品提供軟件開發(fā)支持，推出了DSP /BIOS（Basic Input Output System）搶先型、可裁剪的實(shí)時多任務(wù)操作系統(tǒng)，它與CCS(Code Composer Studio)編譯環(huán)境集成在一起。使用DSP/BIOS可以進(jìn)行高效的應(yīng)用程序開發(fā)。本文圖像系統(tǒng)的軟件開發(fā)是基于DSP /BIOS環(huán)境下進(jìn)行的。

　　3.1 軟件設(shè)計流程

　　本文圖像處理系統(tǒng)的軟件流程如圖2所示。應(yīng)用主程序需要先完成CSL庫的初始化，以便在程序中能調(diào)用相關(guān)的芯片級支持庫函數(shù)。隨后，開EDMA中斷，并使能EDMA中的I2C通道的中斷；開VP1、VP2口中斷；初始化并啟動I2C的數(shù)據(jù)傳輸，完成對視頻解碼芯片SAA7113和視頻編碼芯片ADV7176的寄存器的參數(shù)初始化數(shù)配置；配置和啟動VP1和VP2視頻口；進(jìn)入空閑等待循環(huán)。視頻的采集以中斷的方式進(jìn)行，當(dāng)一幀圖像采集完后，觸發(fā)VP1中斷，系統(tǒng)調(diào)用相應(yīng)的中斷子程序?qū)D像數(shù)據(jù)進(jìn)行處理計算，求出位置和姿態(tài)等參數(shù)，將參數(shù)通過UART傳輸給控制計算機(jī)。

圖2 主程序流程

　　DM642 的EDMA 控制器負(fù)責(zé)片內(nèi)L2存儲器與其它設(shè)備之間的數(shù)據(jù)傳輸。能提供超過2Gb/s 的外部帶寬，有64 個通道, 每1個通道都有1個事件與之關(guān)聯(lián)，由這些事件觸發(fā)相應(yīng)通道的傳輸。上面流程中A/D、D/A的芯片初始化的參數(shù)傳輸和視頻數(shù)據(jù)的采集都是通過EDMA來實(shí)現(xiàn)的。

　　3.2 A/D和D/A芯片的初始化

　　A/D和D/A芯片的初始化過程通過EDMA中的I2C通道來實(shí)現(xiàn)。要傳輸?shù)臄?shù)據(jù)參數(shù)在EDMA 的參數(shù)RAM表中進(jìn)行配置，其中主要包括源數(shù)據(jù)起始地址、目的地址、地址的修改方式、要傳輸?shù)臄?shù)據(jù)格式和大小。對二個芯片的初始化數(shù)據(jù)參數(shù)分別配置在二個不同的RAM表中。次I2C通道的EDMA數(shù)據(jù)傳輸完畢后由EDMA控制器向CPU發(fā)出中斷，中斷處理程序載入第二次I2C傳輸?shù)腞AM參數(shù)表，啟動第二次傳輸過程。從而完成二個芯片的初始化過程。

　　3.3 視頻采集與輸出

　　對應(yīng)于YUV 4：2：2的格式視頻數(shù)據(jù)采集，EDMA中用于VP1的數(shù)據(jù)傳輸有三個通道。系統(tǒng)中將視頻端口VP1配置為連續(xù)幀采集的方式，也就是啟動幀的采集后，后面幀的采集連續(xù)進(jìn)行不需要另外的幀同步信號。

　　在隔行掃描模式下，每幀分為兩場，兩場在時域上是分開的，通過EDMA 鏈表可自動實(shí)現(xiàn)場合成，不需占用額外的CPU 時間。EDMA 的參數(shù)RAM 存放了有關(guān)的傳輸參數(shù), 這些參數(shù)用于產(chǎn)生EDMA 讀寫操作所需要的地址。在使用EDMA 通道傳輸奇數(shù)場與偶數(shù)場時，分別使用不同的EDMA 參數(shù)RAM。兩組參數(shù)RAM 的目的地址分別指向存儲圖像的行與第二行象素的首地址, 并且兩組參數(shù)RAM 通過鏈接地址（Linking Address）循環(huán)相連，并將源地址傳輸方式設(shè)置為1維的，目標(biāo)地址方式設(shè)置為2維的。在EDMA 通道的傳輸中，奇數(shù)場傳輸任務(wù)的結(jié)束會自動地根據(jù)當(dāng)前參數(shù)RAM的鏈接地址裝載傳輸偶數(shù)場的參數(shù)RAM,進(jìn)行偶數(shù)場的傳輸。通過設(shè)定幀索引值可以讓奇數(shù)場與偶數(shù)場數(shù)據(jù)在幀緩沖區(qū)中被隔行存儲，這樣在無需占用額外CPU 時間的前提下就實(shí)現(xiàn)了場合成。另外，由于兩組參數(shù)RAM 通過鏈接地址循環(huán)相連，則奇數(shù)場與偶數(shù)場的數(shù)據(jù)傳輸連續(xù)不斷地交替進(jìn)行下去，這就形成了連續(xù)幀的數(shù)據(jù)采集。每一幀數(shù)據(jù)通過EDMA傳輸至SDRAM完畢之后，VP1會向CPU發(fā)出一個中斷，相應(yīng)的中斷程序?qū)Σ杉降膱D像數(shù)據(jù)進(jìn)行處里。

　　大批量的圖像數(shù)據(jù)傳輸和復(fù)雜算法的處理一直是高速數(shù)字圖像處理器的速度瓶頸，從上面的數(shù)據(jù)傳輸過程上可以看出， 利用DM642 的EDMA 功能可以在不中斷DSP算法處理工作的同時完成圖像數(shù)據(jù)的搬移，在有效地解決了大批量圖像數(shù)據(jù)傳輸速度瓶頸的同時，又能讓DSP 的處理器核專門從事算法處理工作，極大地提高了系統(tǒng)的并行性能。

　　3.4 通信接口功能的實(shí)現(xiàn)

　　同步串口依賴三條分離的信號線（數(shù)據(jù)、幀同步和時鐘）來實(shí)現(xiàn)數(shù)據(jù)的傳輸，而異步通信只是在一根信號線上進(jìn)行。要用同步串口實(shí)現(xiàn)異步傳輸，需要通過在數(shù)據(jù)的首尾加入起始位和停止位，讓接收方知道數(shù)據(jù)傳輸何時開始和停止。用McBSP實(shí)現(xiàn)UART功能，除了對McBSP進(jìn)行正確設(shè)置外，還需要正確設(shè)置EDMA，對McBSP收發(fā)數(shù)據(jù)進(jìn)行軟件處理。EDMA實(shí)現(xiàn)內(nèi)存到McBSP之間的高效數(shù)據(jù)搬移，數(shù)據(jù)處理軟件對待發(fā)送的數(shù)據(jù)進(jìn)行編碼，對接收到的數(shù)據(jù)進(jìn)行解碼。對McBSP和EDMA的設(shè)置及編解碼程序的設(shè)計詳見文獻(xiàn)[5]。

　　4、結(jié)論

　　研究了一種基于DM642的圖像處理應(yīng)用平臺的設(shè)計與實(shí)現(xiàn)，具有較強(qiáng)的通過性和實(shí)時性。其設(shè)計創(chuàng)新之處在于，充分運(yùn)用DSP的強(qiáng)大運(yùn)算能力和靈活的尋址方式，結(jié)合UART在通用接口設(shè)計和簡單信號處理速度方面的優(yōu)點(diǎn)，采用基于DSP /BIOS的軟件架構(gòu)，使得系統(tǒng)集成度高，功耗低，具備更高的實(shí)時性和可移植性。