2.1 視頻采集

　圖像的輸入由模擬攝像頭完成(本系統(tǒng)選用黑白攝像頭)。攝像頭輸出為標準的復(fù)合視頻信號(CVBS)，該信號必須經(jīng)過視頻解碼和A/D變換后進入數(shù)字系統(tǒng)才有效。由于模擬視頻信號非常復(fù)雜，除了包含圖像信號之外，還包括行同步信號、行消隱信號、場同步信號、場消隱信號等。因而，對視頻信號進行A/D轉(zhuǎn)換的電路非常復(fù)雜。本設(shè)計選用TI公司的視頻解碼芯片TVP5146完成從模擬到數(shù)字視頻的轉(zhuǎn)換。TVP5146允許10路模擬視頻輸入，具有4路10bit 30MSPS A/D 轉(zhuǎn)換器；場同步信號VS，行同步信號HS，奇偶場信號FID，時鐘輸出信號DATACLK等都由引腳直接引出，省去同步時鐘電路的設(shè)計。

　　所示為DSP 模擬視頻輸入接口原理框圖。標準模擬視頻信號經(jīng)預(yù)處理進入A/ D轉(zhuǎn)換器；同時又經(jīng)時鐘產(chǎn)生電路得到與行同步同相位的A/ D 轉(zhuǎn)換時鐘，這樣可以使得每行的采樣點均為整數(shù)。為了確保視頻數(shù)據(jù)整行地被采集到DSP 中進行處理，特將行同步信號作為FIFO 讀入數(shù)據(jù)的起點。同時，行同步、場同步以及奇偶場標志信號也直接進入DSP ,使其能夠確定讀入的視頻數(shù)據(jù)在一幀中的具體位置。為了增強系統(tǒng)的實時性，這里利用TMS320C6416 DSP 的DMA（直接存儲器存?。?通道背景操作特性，以使DSP 和外設(shè)的數(shù)據(jù)交換能夠與其內(nèi)部CPU 的高速運算操作同時進行。而FIFO 的功能在于，通過它的緩沖，使得DSP 可以從容地與A/ D 之外的其它外設(shè)交換數(shù)據(jù)。

　　其中ARM7的作用是時鐘的產(chǎn)生及控制視頻采集芯片，將采得的數(shù)據(jù)從8位或16位轉(zhuǎn)化為32位，并且使數(shù)據(jù)按照Y、U、V分開的方式排列。這樣相當于對采集到的數(shù)據(jù)進行了預(yù)處理，以便于視頻編碼使用。另外ARM7將32位寬的數(shù)據(jù)輸出給32位的FIFO。用32位的FIFO以及將視頻數(shù)據(jù)轉(zhuǎn)換為32位，可以使DSP讀取視頻數(shù)據(jù)時32位的數(shù)據(jù)總線沒有空閑，從而提高DSP讀取視頻數(shù)據(jù)的效率；這里使用FIFO是為了減少DSP讀取數(shù)據(jù)的時間、降低高速設(shè)備和低速設(shè)備的不匹配。每次FIFO半滿時，ARM7會給DSP發(fā)送中斷信號， 并且在中斷處理程序中使用DMA方式讀取視頻數(shù)據(jù)；如果不使用ARM7，DSP會頻繁中斷，從而花費大量時間在入棧、出棧以及寄存器的設(shè)置上。

　　2.2 視頻的MPEG-4編碼模塊

　　DSP讀入視頻數(shù)據(jù)后進行先期處理，如將YUV格式轉(zhuǎn)為RGB格式等；然后進行MPEG-4視頻編碼。在這一過程中，數(shù)據(jù)訪問通常要占用50%的時間，算術(shù)運算要占用30%的時間，控制要占用20%的時間。因為需要進行運動估計和運動補償，在數(shù)據(jù)存儲器中通常保存一幀I（原始幀）幀圖像和至少一幀P（預(yù)測幀）幀圖像，這些圖像占用的空間都比較大，因此放在外部存儲器SDRAM里。在編碼過程中還要存儲DCT系數(shù)、運動向量、量化矩陣、可變長編碼表、Z形編碼表等，由于占用較小的存儲空間而且會反復(fù)用到，因此把它們放在片內(nèi)存儲器中。

　　2.3 視頻傳輸

　　與PC 機不同，DSP 片內(nèi)片外的兩級存儲體系結(jié)構(gòu)以及數(shù)據(jù)分配原則決定了編碼器實現(xiàn)過程中必然存在大量的數(shù)據(jù)傳輸，因而必須有效地管理以減少數(shù)據(jù)傳輸所需的時間。

　　至于數(shù)據(jù)的采集部分可以利用DSP的DMA來進行。TMS320C6000 DSP 大都具有幾個獨立的DMA 通道，DMA 的特點是可以在不受CPU 干預(yù)的情況下完成數(shù)據(jù)從源地址到目的地址的搬移。

　　但是DMA 只適合于數(shù)據(jù)塊的整體搬移，對于不同數(shù)據(jù)結(jié)構(gòu)間的數(shù)據(jù)傳輸，前DSP 的DMA 控制器就無能為力了。所以可以借助ARM7控制DSPDMA 來完成視頻編碼中復(fù)雜的數(shù)據(jù)傳輸。

　　完成編碼后的視頻數(shù)據(jù)通過ARM7來進行和外界的傳輸，可以通過Internet、    CDMA或者GSM網(wǎng)絡(luò)等，只需要ARM7設(shè)計相應(yīng)的傳輸接口即可。至于ARM7與編碼卡通信可以通過并口、串口、USB口、PCI接口等方式實現(xiàn)。其中PCI 接口方式易于ARM7與編碼器高速傳輸數(shù)據(jù)，因此可以采用PCI接口。編碼后的數(shù)據(jù)通過DSP的HPI、PCI橋芯片、PCI總線到達ARM7。ARM7通過DSP的HPI直接對DSP的存儲空間進行訪問。

　　3   軟件設(shè)計及優(yōu)化

　　3.1 視頻采集

　　本系統(tǒng)在視頻采集中設(shè)計了一個數(shù)據(jù)結(jié)構(gòu)將空間連續(xù)的先行緩沖區(qū)轉(zhuǎn)化為一個環(huán)形的緩沖區(qū)，其簡單的示意圖如所示。

　　采用此方法只要為這個緩沖區(qū)分配足夠大的空間，使其中存放的圖像幀的數(shù)目至少大于3，這樣就可以保證在對圖像數(shù)據(jù)進行處理的同時還可以同步進行新的圖像數(shù)據(jù)的采集，而不會發(fā)生任何數(shù)據(jù)沖突。系統(tǒng)將會永遠保留環(huán)形緩沖區(qū)中舊的N幀圖像直至被系統(tǒng)取走。

　　3.2 視頻編碼

　　MPEG-4的視頻編碼是基于對象的視頻編碼，它仍然采用傳統(tǒng)的預(yù)測編碼、運動補償、DCT變換構(gòu)成的混合編碼方式。編碼器的算法包括運動估計、DCT/IDCT、量化、VLC 等，其中運動估計占據(jù)整個編碼器近四分之一的運算量。因此，研究適合DSP 結(jié)構(gòu)的、在速度和編碼質(zhì)量之間具有良好折中的運動估計算法是實現(xiàn)實時編碼的一個關(guān)鍵問題。

　　在視頻編碼中應(yīng)該采用塊匹配的運動估計算法，但傳統(tǒng)的塊匹配算法在匹配速度上達不到滿意的效果，因此本系統(tǒng)采用了在三步搜索算法的基礎(chǔ)上改進的四步搜索的塊匹配算法。

　　四步搜索算法描述如下：

　?。?）搜索匹配點組成一個菱形窗口，如所示。初始的9個匹配點為菱形的4個頂點、4條邊的中點及菱形的中心點，如中的實心點。對每個點計算SAD的值，選取SAD的點。如果該點是此次搜索窗口的中心則跳到第4步，否則到第2步。

          四步搜索算法示意圖

　　（2）以SAD的點為新的菱形匹配點窗口的中心點，其余的匹配點的選取按下面的原則進行。

　　a）如果SAD的點是當前搜索窗口的角上的點，如A點，則取與A點不相鄰的另外5個點，如中的形如的點。選取SAD的點，并到第3步；

　　b）如果SAD的點是當前搜索窗口的邊上的點，如B點，則取與B點不相鄰的另外3個點，如中的形如的點。選取SAD的點，并到第3步；

　　c）如果SAD的點是當前搜索窗口的中心點C點，則到第4步；

　?。?）搜索模式同2，都到第4步。

　?。?）選取周圍的四個點作為匹配點，步長改為1，如中所示的空心點。選取SAD的點作為終目標點。

　　四步搜索算法比三步搜索算法的復(fù)雜度更小，但并沒有降低，同時算法規(guī)則易于實現(xiàn)軟件流水，而非常適合在DSP 上實現(xiàn)。

　　3.3 軟件優(yōu)化

　　由于圖像處理的數(shù)據(jù)量大，數(shù)據(jù)處理相關(guān)性高，并且具有嚴格的幀、場時間限制，因此如何針對圖像處理的特點對DSP 進行優(yōu)化編程，充分發(fā)揮其性能就成為提高整個系統(tǒng)性能的關(guān)鍵。

　　要想充分發(fā)揮DSP的運算能力，必須從它的硬件結(jié)構(gòu)出發(fā)，限度地利用八個功能單元，使用軟件流水線，盡量讓程序無沖突地并行執(zhí)行。一般循環(huán)體都滿足并行處理的條件，并且循環(huán)體往往是程序中耗時長的。因此在進行優(yōu)化時將重點放在循環(huán)體上。

　　1） DSP跳轉(zhuǎn)指令的優(yōu)化

　　DSP的指令多為單周期指令，但是轉(zhuǎn)移類指令卻通常要耗費較多的時鐘周期，每個跳轉(zhuǎn)都有5個延遲間隙，從性能上考慮是一項很耗時的工作，因此應(yīng)盡可能地減少程序中的分支。

　　2） 使用庫函數(shù)

　　TI公司對TMS320C6000的用戶提供了功能強大的IMAGE LIB庫支持。在這個庫中，包含許多常用函數(shù)，可以完成DCT/IDCT變換、小波變換、DCT量化、自適應(yīng)濾波等功能。這些函數(shù)都是優(yōu)化過的，完夠?qū)崿F(xiàn)軟件流水，效率很高。

　　3）存儲空間的考慮

　　DSP存儲空間的配置十分重要。因為DSP對不同的存儲單元的訪問速度是有區(qū)別的，對片內(nèi)寄存器的訪問速度快，對片內(nèi)RAM的訪問速度比片外RAM的訪問速度快。因此合理地配置和使用存儲空間，對系統(tǒng)整體效率影響很大。應(yīng)該盡可能地把訪問比較頻繁的常數(shù)表和代碼段裝入片內(nèi)RAM，如果過大，則把其中一部分裝入片外存儲器。

　　4）混合編程

　　不同于傳統(tǒng)的VLIW ,Veloci TI 采用了多種先進技術(shù)，從而使得DSP的C編譯器具有很高的效率，我們稱之為面向C語言結(jié)構(gòu)的DSP芯片。其平均編譯效率可以達到手工匯編的84 %。這使得在絕大多數(shù)應(yīng)用中我們可以采用C 語言編寫程序從而充分利用大量用C 描述的算法程序，并獲得遠勝于傳統(tǒng)DSP程序的可維護性、可移植性、可繼承性，縮短開發(fā)周期。

　　雖然C6000的C編譯器有如此高的編譯效率，但是對于MPEG-4這樣復(fù)雜的算法，只運用C語言是遠遠不夠的，一般采用C語言和匯編語言相結(jié)合的方式來完成程序設(shè)計。程序設(shè)計流程如下：先寫C代碼并對其優(yōu)化，如果不能達到預(yù)期的運行效率，則編寫匯編代碼來提高效率。

　　4 總結(jié)

　　實時圖像處理系統(tǒng)以DSP為基本結(jié)構(gòu)， 并在此結(jié)構(gòu)的基礎(chǔ)上進行了優(yōu)化， 增加了視頻輸入通路。同時所有的數(shù)據(jù)交換都通過了DSP， 后期的調(diào)試過程證明這樣做使得調(diào)試非常方便， 既可以監(jiān)視數(shù)據(jù)的交換又方便修正前期設(shè)計的錯誤。整個系統(tǒng)結(jié)構(gòu)簡單， 各個模塊功能清晰明了。經(jīng)后期大量的系統(tǒng)仿真驗證： 系統(tǒng)穩(wěn)定性高， 處理速度快，能滿足設(shè)計要求。