調(diào)整DAC電壓輸出范圍的方案
出處:solution.eccn.com 發(fā)布于:2011-06-07 15:24:01
如何使用內(nèi)部校準寄存器調(diào)整DAC電壓輸出范圍?AD5360是一種采用8 mm×8 mm 外形尺寸56 引腳LFCSP封裝的高集成度16通道串行輸入±10 V電壓輸出16 bit DAC。它提供一種4倍VREF標稱輸出電壓范圍,例如,如果某項設(shè)計需要-8 V~+8 V輸出電壓范圍,這屬于一種非工業(yè)標準4 V參考電壓,它沒有考慮到DAC的零點誤差和滿度誤差,并且可能會影響輸出電壓范圍。
為了克服這個問題,該解決方案提供一種高于要求的電壓范圍的可選擇參考電壓,并且使用內(nèi)部增益寄存器(m)和失調(diào)寄存器(c)獨立調(diào)整每個通道輸出達到要求的范圍。
為了給出-8.192 V~+8.192 V(包括零點誤差和滿度誤差)大約輸出范圍,使用4.096 V參考電壓。
測量零點電壓和滿度電壓,例如分別為-8.193 V和+8.195 V
計算LSB的大小,即8.195 V - (-8.193 V)/65536 = 250 μV。
為了將零點電壓從-8.193 V移動到-8 V需要的步距為0.193 V/250 μV = 772 LSB
現(xiàn)在的滿度電壓為8.195 V+0.193 V=+8.388 V。為了從+8.388 V降低到+8 V需要的步距為0.388 V/250 μV = 1552 LSB。
你現(xiàn)在可以將這些數(shù)據(jù)設(shè)置到DAC通道的失調(diào)寄存器(c)和增益寄存器(m)
失調(diào)寄存器的默認值為32768。根據(jù)32768 + 772 = 33540,對給定的-8 V零點電壓重新設(shè)置這個數(shù)據(jù)。
增益寄存器的默認值為65535。根據(jù)35535-1552 = 63983,對給定的+8 V零點電壓重新設(shè)置這個數(shù)據(jù)。
AD5360 / AD5361包含16的DACs,16 - / 14-bit在一個單一的52-lead LQFP包裹。它提供了緩沖電壓輸出的跨度四次與參考電壓。付出的代價和取得的偏移量每一個DAC可以獨立修整去除錯誤。更大的靈活性,該裝置分為兩組8 DACs,輸出的范圍,可以獨立調(diào)整每組由一個偏移量DAC。
保證提供的AD5360 / AD5361運行在較寬范圍從供應VSS 4.5 V ? ? 16.5 V和VDD從+ 8 V + 165 V輸出放大器凈空要求1.4 V營運的負載電流為1麻。
AD5360 / AD5361的有一個高速串行接口,這四是兼容的,QSPI ?,微細金屬樁土相互作用問題,DSP接口標準?和可處理的時鐘頻率達到50赫茲。所有的輸出可以被更新以LDAC同時輸入低。每個通道有一個可編程的增益和一個偏移量調(diào)整登記。
每一個DAC輸出放大和緩沖片上就一個外部SIGGND輸入。DAC輸出的轉(zhuǎn)向SIGGND也可以通過CLR的密碼。
主要特性:
16-channel DAC在52-lead LQFP包裹
16/14單調(diào),保證粉碎
名義上的輸出電壓范圍的? 10個V + 10 V
跨越多個輸出可
溫度監(jiān)測功能
復用通道監(jiān)控
GPIO功能
函數(shù)允許user-programmable抵消系統(tǒng)標定和財富
信道分組和尋址的特點
特征數(shù)據(jù)進行錯誤檢查
SPI-compatible串行接口
2.5 V到5.5 V數(shù)字接口
數(shù)碼重置(復位)
用戶自定義SIGGNDx清楚函數(shù)
同步更新DAC輸出
應用:
儀表
工業(yè)控制系統(tǒng)
等級設(shè)置在自動測試設(shè)備(吃)
光衰減器(VOA)變量
光學線卡

圖1 AD5360功能方框圖

圖2 和Blackfin DSP 的連接圖
版權(quán)與免責聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 掌握 DSP:原理剖析與應用實踐2025/5/8 14:03:24
- 模糊邏輯在 DSP 上實時執(zhí)行2023/7/25 17:13:30
- 多速率DSP及其在數(shù)模轉(zhuǎn)換中的應用2023/6/12 15:28:52
- 使用 DSP 加速 CORDIC 算法2023/3/29 15:46:30
- 高速DSP系統(tǒng)的信號完整性2022/9/26 16:45:38









