在許多設(shè)計中，功耗已經(jīng)變成一項關(guān)鍵的參數(shù)。在高性能設(shè)計中，超過臨界點溫度而產(chǎn)生的過多功耗會削弱可靠性。在芯片上表現(xiàn)為電壓下降，由于片上邏輯不再是理想電壓條件下運行的那樣，功耗甚至會影響時序。為了處理功耗問題，設(shè)計師必須貫穿整個芯片設(shè)計流程，建立功耗敏感的方法學來處理功率。

　　應(yīng)該理解功耗是與性能（時序）、功能以及你的設(shè)計成本一樣重要的設(shè)計參數(shù)。在做設(shè)計決策和權(quán)衡時把功耗因素考慮進去。流程早期明智的設(shè)計決策能帶來實質(zhì)的功耗節(jié)省。然而，在設(shè)計過程的初始階段，自動減少功耗則比較困難。

　　系統(tǒng)設(shè)計與SoC設(shè)計的相對比例問題，軟、硬件比例問題，IC的驅(qū)動電壓是否越低就越好？制造技術(shù)節(jié)點是否越小越好？都是值得考慮的因素。

　　在近日舊金山舉行的Electronic Summit2008上，ON Semi（原AMI Semiconductor，2007年12月被收購）Hearing/Audio Solutions總監(jiān)Michel De Mey以DSP設(shè)計為例，說明了功耗更加取決于整體架構(gòu)的合理。例如音頻用低功耗DSP，如耳機，藍牙耳機等等靠極小的電池供電的微型應(yīng)用，在這些應(yīng)用中，電池的供電時間很關(guān)鍵。一個應(yīng)用就是濾波，你可以在時域或者頻域進行濾波。例如，如果你能在頻域?qū)崿F(xiàn)濾波，就可以將功耗降低10倍。這可不像從哪里擠出20％來，而是從體系架構(gòu)上進行創(chuàng)新，從而達到如此之高的比例。如果你將它們與，例如雙Quad（dual－Quad）架構(gòu)，結(jié)合起來，實現(xiàn)負載的均衡化。從硬件實現(xiàn)出發(fā)，如果實現(xiàn)了兩個Quad的負載平衡，則對這兩個石英的頻率的要求就較為寬松，你就可以在其它性能實現(xiàn)方面花費更多的時間，如時序的閉合，嘗試不同的頻率、大大降低電源電壓等等。采用這種技術(shù)（恰當?shù)呢撦d平衡、SoC技術(shù)）后，我們還能再擠出2～3倍的改進余地。

　　例如，On Semi的第二代DSP產(chǎn)品與前代產(chǎn)品比較，即Bolosigno 300和Bolosigno250比較。兩種產(chǎn)品的硬件都執(zhí)行同樣的功能，區(qū)別在于，它們分屬不同的技術(shù)節(jié)點（制程），采用了不同的DSP架構(gòu)。On Semi更換了內(nèi)存技術(shù)，降低了內(nèi)存的電壓，而且讓存儲變得更為分布化一些。采用了更新的模擬和數(shù)字IP、新的設(shè)計方法學、以及新的EDA工具，其功能也取決于你的算法。如果你采用了運算密集的算法，使得內(nèi)核達到了50％～60％的負載，可以讓性能提高3倍；如果你對內(nèi)核進行20％的加載，則性能也可以提高2倍。

　　圖：Bolosigno 300和Bolosigno250的功耗比較

　　相信減少電源電壓或使用小幾何尺寸的工藝將解決功耗問題。更低的電源電壓減小了噪聲裕量，并且減慢了電路運行速度，這使得難以達到時序收斂，甚至難以滿足功能規(guī)格。在90納米及以下工藝，會呈現(xiàn)更大的漏電流。