今天針對DSP優(yōu)化的高性能FPGA已經(jīng)在DSP領(lǐng)域扮演著重要的角色。DSP領(lǐng)域的設(shè)計工程師逐漸發(fā)現(xiàn)他們所處的環(huán)境變化十分迅速，標準快速演化并且不斷融合，上市周期越來越短，設(shè)計工作受到經(jīng)濟和技術(shù)上的約束增多，但設(shè)計一旦成功獲得的回報也很巨大。

　　由于在性能和靈活性方面的完美組合，F(xiàn)PGA在DSP領(lǐng)域的應用越來越普遍。諸如通信、多媒體和國防行業(yè)等高增長的市場都非常需要高性能的DSP技術(shù)。這些市場的特點在于始終處于連續(xù)的變化之中，不斷變化的標準、市場需求、客戶需求以及競爭態(tài)勢。要跟上市場變化，企業(yè)就需要一種強大且靈活的處理器---FPGA就是這種特別適合的技術(shù)。

　　寬帶革命

　　市場環(huán)境的變化將會改變未來幾年內(nèi)DSP實現(xiàn)的方式。顯著地，寬帶革命將帶來的挑戰(zhàn)。

　　寬帶革命是由傳統(tǒng)上分別屬于不同領(lǐng)域的許多技術(shù)的融合所引發(fā)。其中包括計算、電信/無線、視頻、圖像和網(wǎng)絡(luò)等。圖1突出了由這一融合而新產(chǎn)生的一些新應用。

　　此類新興應用需要處理的模擬和數(shù)字數(shù)據(jù)量呈指數(shù)型增長。這又進一步加大了對更快的DSP的需求。雖然摩爾定律仍適用于目前快的DSP，但在所需要的性能水平與實際DSP器件所提供性能水平間的差距仍在不斷增大（參看圖2）。因此很明顯，DSP要滿足寬帶革命所提出的挑戰(zhàn)必須尋求新的數(shù)據(jù)處理方法。

　　此外，今天快速變化的市場上，產(chǎn)品上市時間縮短。同時由于競爭產(chǎn)品跟上的速度更快，因此產(chǎn)品量產(chǎn)階段更短。所以，上市時間變得更為關(guān)鍵，F(xiàn)PGA供應商很早就意識到了這一點。過去上市晚僅僅是利潤少一些，今天則意味著根本沒有利潤，甚至某些情況下是生意徹底失敗！

　　這意味著DSP需要足夠靈活以滿足不斷縮短的上市時間要求。

　　采用FPGA實現(xiàn)高性能DSP

　　主流制造商，如TI、ADI和Motorola，生產(chǎn)的傳統(tǒng)DSP有通用產(chǎn)品或特殊應用標準產(chǎn)品（ASSP）。通用DSP的優(yōu)點是通過編程可以應用在廣泛的產(chǎn)品中。而特殊應用產(chǎn)品則是針對特定的應用而開發(fā)的，如ADSL調(diào)制解調(diào)器（帶DSP的ASSP），或針對特定客戶而開發(fā)（帶DSP的ASIC）。在性能要求較低的應用中，甚至也可利用微處理器作為DSP。

　　推動DSP應用對FPGA需求的重要因素之一就是傳統(tǒng)處理器性能增長放緩。盡管在摩爾定律的推動下，處理器的制造工藝不斷向更小節(jié)點發(fā)展，但僅僅簡單地通過減小工藝節(jié)點來大幅提高DSP和GPP的性能變得越來越困難。

　　與此同時，由于通信系統(tǒng)將數(shù)據(jù)傳輸效率不斷推向香農(nóng)定理的上限，算法的復雜性以更快的速度提高。Turbo編碼和MIMO系統(tǒng)等先進技術(shù)已經(jīng)非常接受香農(nóng)定律的理論極限，成本就是極高的計算復雜性。 這就導致了算法性能要求和處理器性能之間的差距越來越大。因此，設(shè)計人員必須尋找新的設(shè)計解決方案（如DSP），在固定結(jié)構(gòu)處理器之外選擇FPGA。

　　FPGA 的DSP性能的關(guān)鍵是其內(nèi)在的并行機制，即利用并行架構(gòu)實現(xiàn)DSP功能的功能。這一并行機制使得FPGA特別適用于完成像濾波這樣的重復性DSP任務。因此，對于高度并行執(zhí)行DSP任務來說，F(xiàn)PGA性能遠超通用DSP處理器的串行執(zhí)行架構(gòu)。

　　例如，傳統(tǒng)DSP處理器每個時鐘周期多可完成8個MAC操作。要執(zhí)行一個256抽頭的濾波器，傳統(tǒng)DSP處理器需要在1 GHz時鐘下執(zhí)行 32個時鐘周期，才能達到31.25 MSPS的采樣處理性能。與此相對比，有512個并行XtremeDSP邏輯片的賽靈思Virtex-4 SX55在500 MHz時鐘下可達到500 MSPS的性能。因此在時鐘慢一倍的情況下，F(xiàn)PGA提供的性能高了一個量級還多。

　　FIR濾波器對輸入信號進行濾波，其方法是將每一輸入信號數(shù)據(jù)樣本與幾個恒定數(shù)值（系統(tǒng)）相乘，然后對結(jié)果進行累加。加到輸入信號上的MAC操作越多，濾波器越。例如，256階FIR濾波器中對每個數(shù)據(jù)樣本需要進行256次MAC操作，然后才能處理下一個樣本。

　　FPGA提供的DSP性能已超過1280億MAC每秒，大大高于目前主流供應商所能提供的傳統(tǒng)DSP的性能。Virtex-II可以提供6千億MAC每秒的性能。為達到這樣的性能，F(xiàn)PGA采用了多路并行結(jié)構(gòu)處理輸入信號。

　　采用這種并行結(jié)構(gòu)，256階FIR濾波器中的每個樣本可以在一個時鐘周期內(nèi)處理完，因此極大地改善了DSP的性能和效率。

　　PLD中嵌入DSP

　　很多PLD廠商開始采取行動。Xilinx作為世界可編程邏輯器件的領(lǐng)導廠商，擁有先進的FPGA技術(shù)以及先進的開發(fā)工具。2000年11月，推出DSP行動，試圖進入這一市場。

　　Xilinx XtremeDSP行動的目標是希望滿足寬帶革命的高性能挑戰(zhàn)。其它特性還包括根據(jù)如芯片面積和系統(tǒng)頻率來優(yōu)化DSP設(shè)計。XtremeDSP行動還推出了一些開發(fā)工具可彌補傳統(tǒng)上在DSP和FPGA設(shè)計方法間存在的差距。

　　Virtex-II提供的性能包括：

　　·千萬門FPGA結(jié)構(gòu)允許實現(xiàn)大量的并行處理。

　　·多達192（18×18）個嵌入式乘法器，工作頻率依字大小不同可達250MHz，可在的芯片面積上實現(xiàn)快速無延遲乘法操作。

　　·多3.5M位完全雙口塊RAM，可優(yōu)化數(shù)據(jù)緩沖和存儲。

　　新的Virtex-II系列的增強結(jié)構(gòu)使其在實現(xiàn)需要計算的算法時具有獨特的優(yōu)勢。Xilinx提供的測試數(shù)據(jù)表明，Xilinx FPGA比業(yè)界快的DSP運行要快100倍。因此，單個FPGA即可代替?zhèn)鹘y(tǒng)上所謂的DSP處理器陣列。

　　傳統(tǒng)上基于SRAM的FPGA具有現(xiàn)場容易改變和升級的靈活性，除此以外，XtremeDSP還增加了如下性能。

　　兩個這樣的新性能即是分布式資源和分段布線（segmented routing）。

　　·分布式DSP資源——這使設(shè)計者可以根據(jù)算法和性能要求改變DSP結(jié)構(gòu)，從而達到面積/成本或性能/系統(tǒng)頻率的設(shè)計。

　　·分段布線（采用動態(tài)互連）——可保證與器件大小和集成到FPGA中的其它系統(tǒng)功能無關(guān)，始終達到的性能。

　　Xilinx XtremeDSP計劃中令人心動的方面可能就是能夠提高生產(chǎn)率。XtremeDSP計劃縮短了FPGA DSP設(shè)計周期。將主要通過配合Simulink使用的MathWorks系統(tǒng)生成器和濾波器生成器來實現(xiàn)。

　　·Simulink系統(tǒng)生成器——傳統(tǒng)上FPGA和DSP的設(shè)計流程非常不同。利用與MathWorks的伙伴關(guān)系，Xilinx開發(fā)的系統(tǒng)生成器填補了FPGA和傳統(tǒng)DSP設(shè)計流程間的差距。

　　·濾波器生成器——如前面所述，數(shù)字濾波器是DSP經(jīng)常的用途。一系列DSP供應商提供了濾波器生成器以加快漫長的濾波器設(shè)計過程。然而，目前市面的FPGA濾波器生成器要么只能生成完全串行（即生成芯片面積但性能的實施方案）的濾波器或完全并行（生成性能但芯片面積效率的實施方案）的濾波器。然后，多數(shù)的DSP設(shè)計并不是需要完全串行或完全并行的實施方案，而是介于其中的混合方案。Xilinx濾波器生成器是約束條件驅(qū)動的，可以根據(jù)給定的性能級別或并行程度生成占用資源的實施方案。