一種調(diào)幅廣播信號監(jiān)測系統(tǒng)設(shè)計和實(shí)現(xiàn)
出處:電子產(chǎn)品世界 發(fā)布于:2011-06-12 08:42:42
引言
隨著通信與廣播電視業(yè)務(wù)的發(fā)展,無線電頻譜迅速、大量的被占用,頻道擁擠和相互間干擾日趨嚴(yán)重,為了能有效地利用無線電頻譜,減少相互間的干擾,信號監(jiān)測業(yè)務(wù)隨之成為必要。調(diào)幅廣播信號監(jiān)測系統(tǒng)是用于實(shí)時監(jiān)測短波調(diào)幅廣播信號的調(diào)幅度、載波頻率的專用系統(tǒng)。
數(shù)字信號處理(Digital Signal Processing,簡稱DSP)是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。20世紀(jì)60年代以來,隨著計算機(jī)和信息技術(shù)的飛速發(fā)展,數(shù)字信號處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。數(shù)字信號處理是一種通過使用數(shù)學(xué)技巧執(zhí)行轉(zhuǎn)換或提取信息,來處理現(xiàn)實(shí)信號的方法,這些信號由數(shù)字序列表示。在過去的二十多年時間里,數(shù)字信號處理已經(jīng)在通信等領(lǐng)域得到極為廣泛的應(yīng)用。德州儀器、Freescale等半導(dǎo)體廠商在這一領(lǐng)域擁有很強(qiáng)的實(shí)力。
DSP(digital signal processor)是一種獨(dú)特的微處理器,是以數(shù)字信號來處理大量信息的器件。其工作原理是接收模擬信號,轉(zhuǎn)換為0或1的數(shù)字信號。再對數(shù)字信號進(jìn)行修改、刪除、強(qiáng)化,并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性,而且其實(shí)時運(yùn)行速度可達(dá)每秒數(shù)以千萬條復(fù)雜指令程序,遠(yuǎn)遠(yuǎn)超過通用微處理器,是數(shù)字化電子世界中日益重要的電腦芯片。它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度,是值得稱道的兩大特色。
圖1為調(diào)幅廣播信號質(zhì)量監(jiān)測系統(tǒng)的系統(tǒng)框圖。本系統(tǒng)由數(shù)據(jù)采集模塊、總線控制模塊、數(shù)據(jù)處理模塊、上位機(jī)通信模塊組成。其工作方式為:輸入信號通過線性數(shù)控增益放大器后由A/D轉(zhuǎn)換器采樣,采樣后的數(shù)據(jù)由FPGA送入DSP進(jìn)行數(shù)據(jù)處理,所得到的監(jiān)測結(jié)果由FPGA通過PCI接口送入上位機(jī)。同時由DSP對采樣所得信號大小進(jìn)行監(jiān)測,通過FPGA對線性數(shù)控增益放大器的增益進(jìn)行調(diào)整,使其輸出信號滿足系統(tǒng)測量要求。

算法和數(shù)字處理軟件
調(diào)幅廣播信號的特點(diǎn)是載波頻率相對穩(wěn)定而調(diào)幅度實(shí)時變化,所以系統(tǒng)每監(jiān)測一百次調(diào)幅度再監(jiān)測載波頻率同樣可以達(dá)到監(jiān)測信號的目的。系統(tǒng)所要監(jiān)測的信號的帶寬小于10kHz,頻率范圍為1.5MHz~30MHz。若對信號進(jìn)行過采樣,為保證測量則采樣頻率要達(dá)到240MHz,后續(xù)數(shù)據(jù)處理難度較大,所以系統(tǒng)選擇對信號進(jìn)行欠采樣。采樣點(diǎn)數(shù)為N=4096。
調(diào)幅信號調(diào)幅度的計算公式如下:

其中m為調(diào)幅度,A為包絡(luò)上、下兩正峰間的幅度,B為包絡(luò)上、下兩負(fù)峰間的幅度。
本系統(tǒng)中先用頻域移相法求得A/D采樣后信號的Hilbert變換,然后取即可得到AM信號的上包絡(luò)。因?yàn)閱我粽{(diào)幅信號的上、下包絡(luò)關(guān)于零軸對稱,所以只要得到上、下包絡(luò)其中之一就能根據(jù)式(1)求得調(diào)幅度。
設(shè)輸入信號為f(t),則由采樣定理可知采樣前信號的頻譜F(w)和采樣后信號的頻譜FS(w)有如下關(guān)系:

設(shè)輸入正弦信號為:
![]()
則采樣后信號的頻譜為:

根據(jù)上式可知,信號的頻譜在w=wi-nW處有峰值。由下式可知只要計算出n值和通過傅里葉變換估計欠采樣后信號的頻率w,正弦信號的真實(shí)頻率wS就可準(zhǔn)確求出。
![]()
輸入信號頻率為30MHz,系統(tǒng)選取公倍數(shù)為60MHz的兩個采樣頻率分別為fs1、fs2(fs1=60/264MHz=0.228MHz、fs2=60/261MHz=0.230MHz)對信號進(jìn)行采樣,對采樣后的信號作FFT變換,與fs1和fs2相對應(yīng)的頻率分別為f1=fs1×n1/N和f2=fs2×n2/N。由此可粗略的得到信號的載波頻率為:

進(jìn)而為了達(dá)到1Hz的測量,必須進(jìn)行頻譜細(xì)化。若要達(dá)到0.5Hz分辨率,則分析200Hz譜寬需要計算400點(diǎn)。在粗估計頻率的前后100Hz內(nèi)進(jìn)行頻率細(xì)化分析,分別對f1和f2作n1和n2周圍400點(diǎn)的DFT變換。變換后得到頻譜F1和F2,分別求出其幅度值對應(yīng)的位置nF1和nF2,從而得到精估計的信號頻率值
和
:

根據(jù)式(6)可以列出兩組載波頻率的矩陣:

根據(jù)式(8)中接近的兩個值fcn1和fcn2就可以計算出載波頻率值為:

根據(jù)上述算法可得到DSP中數(shù)據(jù)處理軟件的流程圖(圖2)。

FPGA邏輯設(shè)計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
目前以硬件描述語言(Verilog 或 VHDL)所完成的電路設(shè)計,可以經(jīng)過簡單的綜合與布局,快速的燒錄至 FPGA 上進(jìn)行測試,是現(xiàn)代 IC 設(shè)計驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面,這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。
本系統(tǒng)中FPGA主要用來協(xié)調(diào)各個模塊間的數(shù)據(jù)傳輸,分別為A/D采樣數(shù)據(jù)到DSP的傳輸、DSP計算結(jié)果到PCI接口的傳輸以及數(shù)控增益放大器的增益控制。同時FPGA還為系統(tǒng)工作提供了必要的時鐘、復(fù)位信號、控制信號(圖3)。

器件選擇
A/D轉(zhuǎn)換器是整個監(jiān)測系統(tǒng)的關(guān)鍵部件,它的性能往往直接影響整個監(jiān)測系統(tǒng)的技術(shù)指標(biāo)。當(dāng)A/D有效位數(shù)大于12位時量化損失為0.0055dB,其對測量的影響可忽略不計。否則會造成失真,甚至燒毀芯片,所以要在AD9433之前用運(yùn)放對信號幅度進(jìn)行調(diào)控。同時根據(jù)調(diào)幅廣播信號幅度實(shí)時變化的特點(diǎn),要求所選擇的運(yùn)放增益可變?;谏鲜鲆笙到y(tǒng)選用ADI公司的線性數(shù)控增益放大器AD8320。
系統(tǒng)對信號采樣點(diǎn)數(shù)為N=4096,算法采用Hilbert變換解調(diào)求調(diào)幅度和欠采樣求載波頻率,所以每計算100次調(diào)幅度和1次載波頻率所需要的運(yùn)算量大概為:
![]()
本系統(tǒng)選用ADI公司SHARC系列的ADSP-21262作為數(shù)據(jù)處理芯片。
根據(jù)ADSP-21262性能可估算出系統(tǒng)完成調(diào)幅度測量所需要的時間大概為800μs,完成載波頻率測量所需要的時間大概為10ms,可以滿足系統(tǒng)實(shí)時性要求。
在總線控制模塊中,系統(tǒng)選用Altera公司Cyclone II系列中的EP2C8Q208C8 FPGA芯片。
PCI接口模塊選用PLX公司的PCI總線控制芯片PC19054。
結(jié)語
本文介紹了一種基于DSP的調(diào)幅廣播信號監(jiān)測系統(tǒng),采用了數(shù)字信號處理的方法,與模擬監(jiān)測技術(shù)相比處理更加靈活、測量更高、并且大大提高了系統(tǒng)的可靠性。本系統(tǒng)已成功應(yīng)用于實(shí)踐,經(jīng)過實(shí)踐檢查,載波頻率測量達(dá)到1Hz,調(diào)幅度測量達(dá)到3%,測量效果滿足實(shí)際需要。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- 掌握 DSP:原理剖析與應(yīng)用實(shí)踐2025/5/8 14:03:24
- 模糊邏輯在 DSP 上實(shí)時執(zhí)行2023/7/25 17:13:30
- 多速率DSP及其在數(shù)模轉(zhuǎn)換中的應(yīng)用2023/6/12 15:28:52
- 使用 DSP 加速 CORDIC 算法2023/3/29 15:46:30
- 高速DSP系統(tǒng)的信號完整性2022/9/26 16:45:38









