為理解旁路電容的必要性，用由圖1所示的CMOS邏輯電路構(gòu)成的開關(guān)電路進(jìn)行實(shí)驗(yàn)。

　　圖1 用于實(shí)驗(yàn)電源旁路電容必要性的電路

　　可以認(rèn)為CMOS邏輯IC的消耗電力非常小，但這是在CMOS在較低頻率下動作時(shí)的說法。在高速時(shí)鐘頻率動作的電路中，如圖2所示，消耗的電力與時(shí)鐘頻率成比例。目前高速CPU幾乎都由CMOS構(gòu)成，所以消耗的電力也未必很小。

　　在圖1的實(shí)驗(yàn)電路中，CM0S的負(fù)載電容CL＝1000pF，假設(shè)作為負(fù)載的功率MOSFET的門驅(qū)動。

　　一般的邏輯電路中的負(fù)載為低電容。但是，即使對應(yīng)邏輯1個(gè)單元，也具有數(shù)pF的輸入電容，不能輕視。

　　在實(shí)驗(yàn)電路的＋5V的電源線路上，為使電源低阻抗，將C1＝470μF的鋁電解質(zhì)電容和約在10MHz處具有共振頻率的疊層陶瓷電容C2＝0.1μF并聯(lián)連接。

　　在印制電路板上，板型和配線的電感成分L是重要的要素。這里，特別附加Φ0.4mm，長度5cm的電鍍線，并用示波器的電流探測器夾緊，用于測定電流波形。

　　圖2 CMOS邏輯IC的動作頻率和消耗電流的變化

　　CMOS的負(fù)載電容CL上流過的電流，如圖3所示，當(dāng)OUT＝“H”電平時(shí)，電流Ip由P溝道MOS管供給，當(dāng)OUT＝“L”電平時(shí)，在N溝道MOS管上引入電流IN。電流探測器只觀測Ip。

　　圖2是觀測74HC04的輸出波形ch1。因CL＝1000pF，所以不能快速上升。即在此實(shí)驗(yàn)中使用的CMOS IC 74HC04的輸出電流很小，要得到大的輸出電流，需將邏輯電路3電路并聯(lián)。這種電路的并聯(lián)連接，只能實(shí)現(xiàn)在同一封裝內(nèi)的元件間。

　　ch2是用電流探測器觀測的在74 HC04的VDD端子上流過的電流波形。這里，流過約140mA的峰值電流，并且作為負(fù)載電容C，的充電電流。對應(yīng)輸出電壓的上升，Ip流過的初始時(shí)間約有20ns的延遲，是電流探測器所具有的延遲時(shí)間。電源電流的通電時(shí)間約為50ns，這個(gè)時(shí)間與負(fù)載容量C，的大小、邏輯IC的輸出電流能力、配線電感L的大小有關(guān)。

　　圖3是VDD端子的電壓下降波形。當(dāng)OUT＝“H”電平時(shí)，瞬間約下降1.5V。這個(gè)脈沖幅度是極為狹小的波形，含有很多高頻成分的噪聲頻譜。

　　圖3 CMOS輸出電流

　　圖4 中74HC04的電源端子波形和電源電流波形(f＝4MHz，CL＝IOOOpf,配線長＝5cm)

　　整理IC電路中安裝電源旁路電容的作用和目的，有如下幾點(diǎn)：

　　1:抑制由電源線路中的電感成分形成的阻抗的上升；

　　2:瞬時(shí)供給電源端子上流過的電流；

　　3:作為效果，降低電源線路上的噪聲。