圖2 指定設(shè)計(jì)文件和約束文件         

　　Post-Place＆Route時(shí)序是布局布線之后的時(shí)序分析結(jié)果，它為用戶提供了全面的時(shí)序信息．如果所有的約束都滿足了要求，就可以繼續(xù)運(yùn)行Generate Programming File產(chǎn)生FPGA加載文件；如果有不滿足約束的路徑， 就要看看這些路徑的邏輯延時(shí)與布線延時(shí)的比例究竟是多少。如果布線延時(shí)比例超過60％，可以嘗試提高Pace＆Route的努力程度，或者嘗試使用Reentrant Route模式和Mu lti-pass Place＆Route模式重新做布局布線，Reentrant Route模式是指在當(dāng)前布局布線的結(jié)果上繼續(xù)做進(jìn)一步的布線努力：Mu lti-pass Place＆Route模式是指在MAP基礎(chǔ)上多個布局布線的版本，然后保留結(jié)果的版本．

　　如果這些努力仍然不能解決問題，或者邏輯延時(shí)的比例大于40％，就要通過修改設(shè)計(jì)，減少邏輯級數(shù)來解決．
 
　　接下來我們介紹工具中的的多個常用快捷圖標(biāo)，圖標(biāo)（Analwe Against Tmjng Constraints）是根據(jù)用戶設(shè)定的約束對設(shè)計(jì)做時(shí)序分析的快捷冬標(biāo)：單擊它會讓時(shí)序分析器根擁現(xiàn)有約束分析設(shè)計(jì)。
 
　　圖標(biāo)（Analyze Against Auto Generated Design Constraints）足讓時(shí)序分析器根據(jù)ISE 自動生成的約束對設(shè)計(jì)做分析．在沒有用戶約束或者約束不完備的清況下，用這個途徑可以對設(shè)計(jì)做一個很好的分析。使用這種方式分析時(shí)在UCF和PCF里的所有用戶約束都被忽略。時(shí)序分析器會出設(shè)計(jì)中所有時(shí)鐘的運(yùn)行頻率，差情況下輸入管腳的建立和保持（setup＆hold）時(shí)間，輸出管腳的時(shí)時(shí)鐘到輸出（clock to output）時(shí)間， 以及所有時(shí)鐘路徑的延時(shí)。
 
　　圖標(biāo)（Analyze Against User Specified Paths by Defining Endpoints）走讓時(shí)序分析器對用戶指定的路徑做詳細(xì)分析，用戶指定的路徑是通過指定路徑端點(diǎn)的方式來定義的，時(shí)序分析器會出差情況下所有用戶指定路徑的延時(shí)．使用這種方式分析時(shí)在UCF和PCP中的所有用戶約束都將被忽略，圖4是單擊圖標(biāo)后彈出竹時(shí)序分析設(shè)置窗口，用戶可以從左邊資源目錄中找出要分析路徑的端點(diǎn)，然后添加到右邊起點(diǎn)和終點(diǎn)窗口里就完成了路徑設(shè)置，也可以用查找的方式找到又象后添加。

　　圖4：時(shí)序分析設(shè)置窗口