分組約束
出處:and 發(fā)布于:2008-09-16 15:54:50
延時路徑的起點是芯片的輸入和內(nèi)部有效同步元件的輸出,終點是芯片的輸出和內(nèi)部有效同步元件的輸入。為了對路徑進行高效率的約束,路徑的起點和終點能夠被分成不同組。在做時序約束時可以做4種分組,即預(yù)定義分組(keywords)、用TNM建立用戶自定義分組、對當前己經(jīng)存在的分組重新進行組合和通過模式匹配或網(wǎng)絡(luò)(NET)名分組。
時序約束中有一些利用下列關(guān)鍵字定義的時序組和端點。
(1)PADS:所有的輸入/輸出PAD。
?。?)FFS:所有的觸發(fā)器(flip-flop)。
?。?)LATCHES:所有的所存器(latche)。
?。?)RAMS:所有的RAM包括分布式(distributed)和塊狀(Block)RAM。
?。?)BRAMS_PORTA:所有雙口塊狀RAM的端口A。
?。?)BRAMS_PORTB:所有雙口塊狀RAM的端口B。
?。?)MULTS:被寄存的乘法器。
?。?)CPUS:Virtex-II Pro CPU。
(9)HSIOS:Virtex- II Pro Gieabit Transceiver。
上一篇:特定約束FROM TO
下一篇:約束編輯器一
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14









