實際應(yīng)用的DDR時序
出處:ipman 發(fā)布于:2008-09-16 15:17:13
接下來我們會一步步地生成輸入偏移約束,以便讀者容易理解。圖1描述了上升數(shù)據(jù)的時序,假定周期參數(shù)為5ns,占空比50%,所以半周期就是2.5ns。可以看到數(shù)據(jù)有效窗口只有2ns,因為相鄰數(shù)據(jù)有250ps的邊界。請留意時鐘上升沿和數(shù)據(jù)有效開始時間的關(guān)系。

圖1 實際應(yīng)用的DDR時序示意
可以看到圖1中數(shù)據(jù)在灰色的時鐘捕捉沿以后2.5ns才開始有效,所以約束設(shè)置是-0.25ns,負(fù)值僅僅代表是在時鐘沿之后。
接下來是定義數(shù)據(jù)在上升沿采樣時的有效窗口寬度,如圖2所示寬度為2ns。

圖2 定義有效的數(shù)據(jù)采樣窗口示意
因此對這組寄存器的約束如例子所示。
UCF示例如下:
NET "SysClk" TNM = SYSCLK_GRP;
TIMEGRP CLK_RISING =RISING SYSCLK_GRP;
OFFSET=IN -0.25ns VALID 2ns BEFORE"SysClk"TIMEGRP"CLK_RISING";
FALLING組的約束如圖3所示,與RISINGG組數(shù)據(jù)的情況類似,數(shù)據(jù)前后各有250ps的邊界。周期是5ns,占空比50%,所以半周期是2.5ns。

圖3 下降沿采樣的有效數(shù)據(jù)窗口示意
理論上FALLING組的數(shù)據(jù)與時鐘上升沿的關(guān)系是下降沿數(shù)據(jù)落后時鐘上升沿2.75(2.5ns+0.25ns=2.75ns)。所以輸入偏移約束應(yīng)該是-2.75ns,如圖4和圖5所示。

圖4 保證數(shù)據(jù)在時鐘下降沿采樣參數(shù)示意

圖5 經(jīng)過約束后的數(shù)據(jù)有效窗口示意
再考慮2ns數(shù)據(jù)有效窗口寬度,對這組寄存器的約束可以這樣寫:
UCF 示例如下:
NET "SysClk" TNM = SYSCLK_GRP;
TIMEGRP CLK_FALLING =FALLING SYSCLK_GRP;
OFFSET=IN-2.75ns VALID 2ns BEEORE"SysClk"TIMEGRP"CLK_FALLING";
上一篇:配置FPGA器件時的常見問題
下一篇:ISE軟件中為源同步中
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://m.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集:調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- PCB高頻高速信號布線設(shè)計核心規(guī)范(實操版)
- 基于FPGA的FIR濾波器硬件實現(xiàn):架構(gòu)優(yōu)化與資源管理
- 工業(yè)自動化設(shè)備連接器選型指南
- 提高電源管理IC可靠性的設(shè)計方法
- MOSFET柵極驅(qū)動電路設(shè)計技巧
- PCB電源完整性設(shè)計核心規(guī)范(PowerIntegrity)
- 工業(yè)電源與消費級電源的差異
- 機器學(xué)習(xí)在濾波器設(shè)計中的應(yīng)用:自動化優(yōu)化與性能預(yù)測
- 連接器失效的常見原因分析
- 過流、過壓保護(hù)在電源IC中的實現(xiàn)









