ISE 10.1提供其他Tcl命令
出處：zkfz 發(fā)布于：2008-09-16 13:44:55
除了上一節(jié)中介紹的Tcl的腳本管理功能之外，通過ISE 10.x工具的Tcl Shell還可以執(zhí)行幾乎所有的綜合、布局布線、仿真，以及參數(shù)和設(shè)計環(huán)境設(shè)置等操作。以下介紹一些主要命令。
1．工程管理類（project）
該類命令的第1個關(guān)鍵字為“project”°
?。?）project new ＜proect＿name＞：創(chuàng)建一個新的工程。
?。?）project archive＜archive name＞：歸檔整理工程設(shè)置工程項目。
?。?）project clean：清除工程中所創(chuàng)建的設(shè)計文件和中間結(jié)果。
（4）project close：關(guān)閉該工程。
?。?）project get ＜property＿name＞：獲得工程中的某些信息，例如project get package表示了解工程所使用器件的封裝形式。
?。?）project open＜project＿／filename＞：打開一個工程文件。
?。?）project save＿as ＜project＿filename＞：保護(hù)工程文件。
?。?）project set ＜property＿name＞＜property＿value＞：用來設(shè)置設(shè)計的參數(shù)和屬性值。
2．參數(shù)設(shè)置類
所有的參數(shù)名稱需要用引號來定義，需要通過set命令來調(diào)用。例如，project set“powarreducation”true。這些參數(shù)如下。
?。?）“Optimization Goal”｛Speed｜Area}：優(yōu)化目標(biāo)，可選擇速度或面積優(yōu)化策略。
（2）“Perform Timing－Driven Packing and Placement”｛True｜False}：時序驅(qū)動的布局設(shè)置。
（3）“Map Effort Level“｛ Standard Medium｜High}：映射的努力設(shè)置。
（4）“Use SmartGuide”｛True｜False}為對當(dāng)前的設(shè)計工程激活或關(guān)閉SmartGuide優(yōu)化策略。
?。?）“Pack I/O Registers/Latches into IOBs”｛“For Inputs and Outputs”｜“For Inputs Only”｜
“For Outputs Only”|“Off”｝：是否將寄存器放入IOB中。
?。?）“Power Reduction”｛True｜False｝：是否選擇功耗優(yōu)化。
?。?）“Place＆Route Effort Level（Overall）”｛ Standt涮｜Medium｜High｝布局布線努力程度設(shè)置。
?。?）“Generate Post－Place＆Route Static Timing Report＇’｛True｜False｝：是否生成布局布線后的時序。
?。?）“Generate Post－Place ＆ Route Simulation Model”｛True False｝是否生成布局布線后的仿真模型。
?。?0）“Combinatorial Logic Optimization”（True｜False｝：是否需要組合邏輯優(yōu)化策略。
?。?1）“Global Optimization”｛True|False｝：全局優(yōu)化控制。
?。?2）“Retiming”｛True False｝時序再優(yōu)化策略選擇。
?。?3）“Register Duplication”｛True／ False｝：是否選擇寄存器復(fù)制。
3．執(zhí)行和實現(xiàn)命令（process）
這些命令的個關(guān)鍵字為process。
process run＜process＿goal＞［－instance＜instance＿name＞］［－force rerun｜rerun all］：例如process run“Implement Design”將完成從綜合到時序分析。
4．時序分析類命令（timing＿analysls）
該命令的個關(guān)鍵字為timing＿analysis。
?。?） timing＿analysis disable＿constraints＜analysis＿name＞ ＜timing＿constraint＿specs＞：禁止使用約束。
（2）timing＿analysis run＜analysis＿name＞：運(yùn)行時序分析程序。
?。?） timing＿analysis set constraint＜analysis＿name＞＜constraint type）（constraint＿details＞：約束設(shè)置。
?。?）timing＿analysis＿show＿settings＜analysis＿name＞：觀察時序分析的參數(shù)設(shè)置。
5．文件管理（xfile）
用于刪除及添加等操作。
?。?）xfile add＜file name＞［－copy］［－lib＿vhdl＜library＿name＞］： 添加HDL源文件。
?。?）xfile get＜file name＞｛name｜timestamp lib＿vhdl）：獲取文件的信息。
（3 ）xfile remove＜file＿name）：從工程中移去一個源文件。
1．工程管理類（project）
該類命令的第1個關(guān)鍵字為“project”°
?。?）project new ＜proect＿name＞：創(chuàng)建一個新的工程。
?。?）project archive＜archive name＞：歸檔整理工程設(shè)置工程項目。
?。?）project clean：清除工程中所創(chuàng)建的設(shè)計文件和中間結(jié)果。
（4）project close：關(guān)閉該工程。
?。?）project get ＜property＿name＞：獲得工程中的某些信息，例如project get package表示了解工程所使用器件的封裝形式。
?。?）project open＜project＿／filename＞：打開一個工程文件。
?。?）project save＿as ＜project＿filename＞：保護(hù)工程文件。
?。?）project set ＜property＿name＞＜property＿value＞：用來設(shè)置設(shè)計的參數(shù)和屬性值。
2．參數(shù)設(shè)置類
所有的參數(shù)名稱需要用引號來定義，需要通過set命令來調(diào)用。例如，project set“powarreducation”true。這些參數(shù)如下。
?。?）“Optimization Goal”｛Speed｜Area}：優(yōu)化目標(biāo)，可選擇速度或面積優(yōu)化策略。
（2）“Perform Timing－Driven Packing and Placement”｛True｜False}：時序驅(qū)動的布局設(shè)置。
（3）“Map Effort Level“｛ Standard Medium｜High}：映射的努力設(shè)置。
（4）“Use SmartGuide”｛True｜False}為對當(dāng)前的設(shè)計工程激活或關(guān)閉SmartGuide優(yōu)化策略。
?。?）“Pack I/O Registers/Latches into IOBs”｛“For Inputs and Outputs”｜“For Inputs Only”｜
“For Outputs Only”|“Off”｝：是否將寄存器放入IOB中。
?。?）“Power Reduction”｛True｜False｝：是否選擇功耗優(yōu)化。
?。?）“Place＆Route Effort Level（Overall）”｛ Standt涮｜Medium｜High｝布局布線努力程度設(shè)置。
?。?）“Generate Post－Place＆Route Static Timing Report＇’｛True｜False｝：是否生成布局布線后的時序。
?。?）“Generate Post－Place ＆ Route Simulation Model”｛True False｝是否生成布局布線后的仿真模型。
?。?0）“Combinatorial Logic Optimization”（True｜False｝：是否需要組合邏輯優(yōu)化策略。
?。?1）“Global Optimization”｛True|False｝：全局優(yōu)化控制。
?。?2）“Retiming”｛True False｝時序再優(yōu)化策略選擇。
?。?3）“Register Duplication”｛True／ False｝：是否選擇寄存器復(fù)制。
3．執(zhí)行和實現(xiàn)命令（process）
這些命令的個關(guān)鍵字為process。
process run＜process＿goal＞［－instance＜instance＿name＞］［－force rerun｜rerun all］：例如process run“Implement Design”將完成從綜合到時序分析。
4．時序分析類命令（timing＿analysls）
該命令的個關(guān)鍵字為timing＿analysis。
?。?） timing＿analysis disable＿constraints＜analysis＿name＞ ＜timing＿constraint＿specs＞：禁止使用約束。
（2）timing＿analysis run＜analysis＿name＞：運(yùn)行時序分析程序。
?。?） timing＿analysis set constraint＜analysis＿name＞＜constraint type）（constraint＿details＞：約束設(shè)置。
?。?）timing＿analysis＿show＿settings＜analysis＿name＞：觀察時序分析的參數(shù)設(shè)置。
5．文件管理（xfile）
用于刪除及添加等操作。
?。?）xfile add＜file name＞［－copy］［－lib＿vhdl＜library＿name＞］： 添加HDL源文件。
?。?）xfile get＜file name＞｛name｜timestamp lib＿vhdl）：獲取文件的信息。
（3 ）xfile remove＜file＿name）：從工程中移去一個源文件。
下一篇：周期約束分析
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://m.58mhw.cn，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實其內(nèi)容的真實性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
相關(guān)技術(shù)資料
- EDA技術(shù)工具鏈與全流程設(shè)計運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集：調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
技術(shù)分類
廣告
熱門技術(shù)資料
最新技術(shù)資料
- PCB高頻高速信號布線設(shè)計核心規(guī)范（實操版）
- 基于FPGA的FIR濾波器硬件實現(xiàn)：架構(gòu)優(yōu)化與資源管理
- 工業(yè)自動化設(shè)備連接器選型指南
- 提高電源管理IC可靠性的設(shè)計方法
- MOSFET柵極驅(qū)動電路設(shè)計技巧
- PCB電源完整性設(shè)計核心規(guī)范（PowerIntegrity）
- 工業(yè)電源與消費(fèi)級電源的差異
- 機(jī)器學(xué)習(xí)在濾波器設(shè)計中的應(yīng)用：自動化優(yōu)化與性能預(yù)測
- 連接器失效的常見原因分析
- 過流、過壓保護(hù)在電源IC中的實現(xiàn)
