CoolRunner-II器件的邏輯結(jié)構(gòu)
出處：sdot 發(fā)布于：2008-09-12 15:39:19
器件的工作速度利靈活的內(nèi)部結(jié)構(gòu)往往是設(shè)計(jì)者在選擇器件時(shí)非常關(guān)心的因素，這些因素完全取決于邏輯器件的內(nèi)部結(jié)構(gòu)．CPLD的拓?fù)浣Y(jié)構(gòu)通常是一和“粗顆?！钡?a target="_blank">總線形式，即由較大邏輯塊結(jié)構(gòu)、內(nèi)部互連總線、輸入/輸出接口和全局資源等構(gòu)成。同樣CoolRunne-Ⅱ由功能枝塊輸入/輸出模塊和互連矩陣(AIM)構(gòu)成。其中，功能模塊用于實(shí)現(xiàn)CPLD的可編程邏輯，根據(jù)器件的規(guī)摸，其功能模塊的數(shù)量也有區(qū)別：輸入/輸出模塊用于提供CPLD的輸入緩沖和輸出緩沖；⊥迕矩陣則用于CPLD的內(nèi)部信吁迮接，如圖所示。
圖 coo1Runner-Ⅱ系列器件的拓?fù)浣Y(jié)構(gòu)
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場(chǎng)網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場(chǎng)網(wǎng)，轉(zhuǎn)載請(qǐng)必須注明維庫電子市場(chǎng)網(wǎng)，http://m.58mhw.cn，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí)，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設(shè)計(jì)運(yùn)維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場(chǎng)疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場(chǎng)調(diào)試與優(yōu)化實(shí)操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號(hào)采集：調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設(shè)備如何選型2025/9/5 17:15:14
- PCB基材選型與性能適配核心技術(shù)規(guī)范
- 過采樣技術(shù)與數(shù)字濾波如何共同提升 ADC 的有效位數(shù)
- MOSFET寄生參數(shù)對(duì)電路性能的影響
- 集成與分立方案：電機(jī)驅(qū)動(dòng)電源設(shè)計(jì)如何選？
- 汽車電子連接器應(yīng)用與要求
- PCB埋盲孔設(shè)計(jì)與工藝適配核心技術(shù)規(guī)范
- 如何提高M(jìn)OSFET在惡劣環(huán)境下的可靠性？
- 繼電器觸點(diǎn)壽命及可靠性分析
- 可重構(gòu)濾波器技術(shù)：滿足多標(biāo)準(zhǔn)通信系統(tǒng)的靈活需求
- 磁集成技術(shù)在小型化電源設(shè)計(jì)中的應(yīng)用
