CPLD和FPGA都支持邊界掃描（JTAG）模式，JTAG端口用于邊界掃描測試、器件配置、應用診斷等，符合IEEE 1532/IEEE 1149，1規(guī)范。每個CPLD/FPGA器件都有專用的JTAG端口，JTAG端口有4個引腳，具體描述見表1。

　　通過JTAG線將CPLD/FPGA器件與計算機連接起來，就可以將配置文件到器件中，如圖1所示。圖2給出一個系統(tǒng)中同時存在CPLD、FPGA和配置芯片時JTAG連線的結構圖，可以分別將對應的配置文件到這些器件里。

                       
   　表1 JTAG引腳說明                                                                                                        圖1 JTAG線連接實物圖                

　　由于CPLD器件是基于E2PROM或Flash技術的，所以直接將配置文件到CPLD器仵中，就可以脫離計算機獨立運行了，斷電也不會丟失信息。而基于SRAM的FPCA器件斷電后會丟失信息，所以需要配置芯片存儲配置信息，上電時將配置信息加載到FPGA器件中，就可使FPGA器件獨立運行。配置芯片中存儲的配置信息也是通過JTAG線的，如圖2所示。FPGA器件還支持以下幾種配置模式，如圖3、圖4和圖5所示。

圖2   JTAG連接結構圖

圖3    主模式和從模式串行配置連接圖

圖4   從模式并行配置連接圖

圖5     主模式并行配置連接圖

　　歡迎轉載，信息來源維庫電子市場網(wǎng)（m.58mhw.cn）