可編程邏輯器件的基本結(jié)構(gòu)
出處：lfk16888 發(fā)布于：2008-12-06 14:36:13
可編程邏輯器件PLD的基本結(jié)構(gòu)如圖1所示。由圖可見，PLD器件由輸入控制電路、與陣列、或陣列及輸出控制電路組成。在輸人控制電路中，輸人信號經(jīng)過輸入緩沖單元產(chǎn)生每個輸入變量的原變量和反變量，并作為與陣列的輸入項。與陣列由若干個與門組成，輸入緩沖單元提供的各輸入項被有選擇地連接到各個與門輸入端，每個與門的輸出則是部分輸入變量的乘積項。各與門輸出又作為或陣列的輸入，這樣或陣列的輸出就是輸人變量的與或形式。輸出控制電路將或陣列輸出的與或式通過三態(tài)門、寄存器等電路，一方面產(chǎn)生輸出信號，另一方面作為反饋信號送回輸入端，以便實現(xiàn)更復雜的邏輯功能。因此，利用PLD器件可以方便地實現(xiàn)各種邏輯函數(shù)。
圖1 PLD的基本結(jié)構(gòu)
歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（m.58mhw.cn）
版權(quán)與免責聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://m.58mhw.cn，違反者本網(wǎng)將追究相關(guān)法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權(quán)行為的直接責任及連帶責任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負版權(quán)等法律責任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
- EDA技術(shù)工具鏈與全流程設計運維指南2026/1/5 10:28:51
- PLC程序現(xiàn)場疑難問題排查與深度優(yōu)化指南2025/12/24 14:36:36
- PLC程序現(xiàn)場調(diào)試與優(yōu)化實操指南2025/12/24 14:29:57
- 工業(yè)PLC模擬量信號采集：調(diào)理技術(shù)與抗干擾工程方案2025/12/15 14:39:08
- PLC設備如何選型2025/9/5 17:15:14
