29
TSSOP/20+
QQ詢價(jià)原裝真實(shí)庫存現(xiàn)貨熱賣
47
SSOP48/2012
全新原裝 現(xiàn)貨
SN74LVTH162245
7600
TSSOP/2025+
原裝現(xiàn)貨
SN74LVTH162245DDGR
50000
TSSOP48/23+
官網(wǎng)可查icscjh.com
SN74LVTH162245DL
47
SSOP48/2012
全新原裝現(xiàn)貨
SN74LVTH162245
8300
TSSOP/2021+
原裝現(xiàn)貨
SN74LVTH162245
7600
TSSOP/2025+
原裝現(xiàn)貨
SN74LVTH162245DGG
1500
TSSOP48/22+
只做原裝支持檢測(cè)
SN74LVTH162245DGGR
888
-/23+
回收全系列電子料元器件150-13067-403
SN74LVTH162245
5000
TSSOP/22+
原裝現(xiàn)貨,配單能手
SN74LVTH162245DGGR
29
TSSOP/20+
QQ詢價(jià)原裝真實(shí)庫存現(xiàn)貨熱賣
SN74LVTH162245DGGR
150
TSSOP/14+
-
SN74LVTH162245DGGR
21
TSSOP48/11+/12+
全新原裝現(xiàn)貨
SN74LVTH162245
12260
SSOP/23+
高品質(zhì) 優(yōu)選好芯
SN74LVTH162245
5000
TSSOP/25+
原裝現(xiàn)貨,價(jià)格優(yōu)勢(shì),提供配單服務(wù)
SN74LVTH162245
12500
TSSOP/24+
16年老牌企業(yè) 原裝低價(jià)現(xiàn)貨
SN74LVTH162245
5000
SSOP/23+
原裝庫存,提供優(yōu)質(zhì)服務(wù)
SN74LVTH162245
5000
SSOP/26+
全新原裝現(xiàn)貨,一站式配單服務(wù)
SN74LVTH162245
8700
TSSOP/23+
原裝現(xiàn)貨
SN74LVTH162245
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI
SN74LVTH162245PDF下載
SN74LVTH162245
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI [Texas Instruments]
SN74LVTH162245PDF下載
SN74LVTH162245A
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI
SN74LVTH162245APDF下載
SN74LVTH162245A
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI [Texas Instruments]
SN74LVTH162245APDF下載
SN74LVTH162245DL
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI
SN74LVTH162245DLPDF下載
SN74LVTH162245DL
Transceiver, Non-Inverting 2 Element...
SN74LVTH162245DLPDF下載
SN74LVTH162245DL
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI [Texas Instruments]
SN74LVTH162245DLPDF下載
SN74LVTH162245KR
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI
SN74LVTH162245KRPDF下載
SN74LVTH162245KR
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI [Texas Instruments]
SN74LVTH162245KRPDF下載
SN74LVTH162245ADL
3.3-V ABT 16-BIT BUS TRANSCEIVERS WI...
TI
SN74LVTH162245ADLPDF下載
歷史最低報(bào)價(jià):¥0.0000 歷史最高報(bào)價(jià):¥0.0000 歷史平均報(bào)價(jià):¥0.0000
ad9852的相位累加器的系統(tǒng)時(shí)鐘周期個(gè)數(shù)是不可控的,直接導(dǎo)致三片ad9852輸出的信號(hào)之間相位不能同步,因此一定要等待鎖相環(huán)工作在鎖定狀態(tài)以后,再更新ad9852內(nèi)部頻率或相位等控制字。ad9852片內(nèi)鎖相環(huán)鎖定典型時(shí)間約為400μs,由于每個(gè)ad9852的鎖定時(shí)間不盡相同,建議至少留出1ms時(shí)間給鎖相環(huán)鎖定。 3.5 數(shù)據(jù)總線和地址總線信號(hào) tms320c6701的數(shù)據(jù)總線和地址總線需要同時(shí)與epld和三片ad9852相連接,為了提高總線的驅(qū)動(dòng)能力,dsp輸出的總線需要通過ti公司的sn74lvth162245芯片進(jìn)行驅(qū)動(dòng)后才能與這些異步接口的器件相連接。但是,這樣直接加上驅(qū)動(dòng)的數(shù)字總線和地址部被三片ad9852分時(shí)復(fù)位會(huì)帶來另一個(gè)潛在的問題,即復(fù)用的總線給多片ad9852之間提供了一個(gè)互相耦合電氣通道,使它們的模擬輸出信號(hào)之間的隔離度可能達(dá)不到60db的系統(tǒng)指標(biāo)要求,故需要進(jìn)一步改進(jìn)。本系統(tǒng)采用的方法是使被復(fù)用的tms320c6701總線上的每一路信號(hào)首先驅(qū)動(dòng)sn74lvth162245上的四個(gè)輸入端,這樣就可以從它的輸出端得到四個(gè)被相互隔離的四路相同信號(hào),然后再各自加端接匹配電阻,對(duì)每路信號(hào)進(jìn)行匹
是要重點(diǎn)保護(hù)高速部分。dsp與sbsram、sdram接口是同步高速接口對(duì)它的處理是保證信號(hào)完整性的關(guān)鍵;與fifo、flash、fpga接口采用異步接口,速率可以通過寄存器進(jìn)行設(shè)置,信號(hào)完整性要求容易達(dá)到。高速設(shè)計(jì)部分要求信號(hào)線盡量短,盡量靠近dsp。如果將dsp的信號(hào)線直接接到所有的外設(shè)上,一方面dsp的驅(qū)動(dòng)能力可能達(dá)不到要求,另一方面由于信號(hào)布線長度的急劇增加,必然會(huì)帶來嚴(yán)重的信號(hào)完整性問題。所以,在該系統(tǒng)中具體的處理辦法是將高速器件與異步低速器件進(jìn)行隔離(如圖4所示),在這里采用ti的sn74lvth162245實(shí)現(xiàn)數(shù)據(jù)隔離,利用準(zhǔn)確的選通邏輯將不同類型數(shù)據(jù)分開;用sn74alb16244構(gòu)成地址隔離,同時(shí)還增強(qiáng)了dsp的地址驅(qū)動(dòng)能力。這種解決方案可以縮短高速信號(hào)線的傳輸距離,以達(dá)到信號(hào)完整性的要求。其次是對(duì)系統(tǒng)中高速時(shí)鐘信號(hào)與關(guān)鍵信號(hào)進(jìn)行完整性設(shè)計(jì)。與sbsram接口的時(shí)鐘高達(dá)167mhz,與sdram接口的時(shí)鐘高達(dá)80mhz,時(shí)鐘信號(hào)傳輸延遲大小和信號(hào)質(zhì)量的優(yōu)劣將直接關(guān)系到系統(tǒng)的定時(shí)是否準(zhǔn)確。在設(shè)計(jì)布局布線時(shí),總是優(yōu)先考慮這些重要的時(shí)鐘線,即通過規(guī)劃時(shí)鐘線,使得時(shí)鐘線的連線遠(yuǎn)離其它的信號(hào)線;連線盡量
2-0應(yīng)依次為[000:011],之后dsp將該控制字對(duì)應(yīng)的8bit目標(biāo)寄存器地址寫入hsp50214b內(nèi)部專有寄存器,此時(shí)地址線應(yīng)為[100],該操作觸發(fā)一個(gè)脈沖,將主寄存器中的32bit控制字加載入目標(biāo)寄存器??刂谱衷趙r信號(hào)的上升沿鎖存入主寄存器。需要格外注意的是,在相鄰控制字加載過程之間需等待4個(gè)時(shí)鐘周期,由hsp50214b進(jìn)行內(nèi)部加載配置。 由于dsp的數(shù)據(jù)總線和地址總線需要同時(shí)與epld和四片hsp50214b相連接,為了提高總線的驅(qū)動(dòng)能力,dsp輸出的總線需要通過ti公司的sn74lvth162245芯片進(jìn)行驅(qū)動(dòng)后才能與這些異步接口的器件相連接。但是,這樣直接加上驅(qū)動(dòng)的數(shù)據(jù)和地址總線被四片hsp50214b分時(shí)復(fù)用會(huì)帶來傳輸阻抗不匹配的問題,系統(tǒng)采用的方法是使被復(fù)用的dsp總線上的每一路信號(hào)首先驅(qū)動(dòng)sn74lvth162245上的四個(gè)輸入端,這樣就可以從它的輸出端得到四個(gè)被相互隔離的四路相同信號(hào),然后再各自加端接匹配電阻,對(duì)每路信號(hào)進(jìn)行匹配后再接到各自的終端。這樣不僅解決了信號(hào)隔離問題,還很好地解決了一路信號(hào)線因驅(qū)動(dòng)多路終端所引起的傳輸阻抗不匹配的問題。 此外,dsp的控制信號(hào)通過ep
是要重點(diǎn)保護(hù)高速部分。dsp與sbsram、sdram接口是同步高速接口,對(duì)它的處理是保證信號(hào)完整性的關(guān)鍵;與fifo、flash、fpga接口采用異步接口,速率可以通過寄存器進(jìn)行設(shè)置,信號(hào)完整性要求容易達(dá)到。高速設(shè)計(jì)部分要求信號(hào)線盡量短,盡量靠近dsp。如果將dsp的信號(hào)線直接接到所有的外設(shè)上,一方面dsp的驅(qū)動(dòng)能力可能達(dá)不到要求,另一方面由于信號(hào)布線長度的急劇增加,必然會(huì)帶來嚴(yán)重的信號(hào)完整性問題。所以,在該系統(tǒng)中體體的處理辦法是將高速器件與異步低速器件進(jìn)行隔離(如圖4所示),在這里采用ti的sn74lvth162245實(shí)現(xiàn)數(shù)據(jù)隔離,利用準(zhǔn)確的選通邏輯將不同類型數(shù)據(jù)分開;用sn74alb16244構(gòu)成地址隔離,同時(shí)還增強(qiáng)了dsp的地址驅(qū)動(dòng)能力。這種解決方案可以縮短高速信號(hào)線的傳輸距離,以達(dá)到信號(hào)完整性的要求。其次是對(duì)系統(tǒng)中高速時(shí)鐘信號(hào)與關(guān)鍵信號(hào)進(jìn)行完整性設(shè)計(jì)。與sbsram接口的時(shí)鐘高達(dá)16mhz,與sdram接口的時(shí)鐘高達(dá)80mhz,時(shí)鐘信號(hào)傳輸處遲大小和信號(hào)質(zhì)量的優(yōu)劣將直接關(guān)系到系統(tǒng)的定時(shí)是滯準(zhǔn)確。在設(shè)計(jì)布局布線時(shí),總是優(yōu)考慮這些重要的時(shí)鐘線,即通過規(guī)劃時(shí)鐘線,使得時(shí)鐘線的連線遠(yuǎn)離其它的信號(hào)線;連線盡量短,
產(chǎn)品型號(hào):SN74LVTH162245DL
封裝/溫度(℃):SSOP-48/-40~85
描述:3.3V,十六總線收發(fā)器(三態(tài)輸出)
價(jià)格/1片(套):¥13.60
來源:
s3c2410/s3c2440 的總線緩沖有很多s3c2410/s3c2440開發(fā)板在啟動(dòng)flash的數(shù)據(jù)線、地址線經(jīng)過 sn74lvth162245 緩沖,有些開發(fā)板又沒有經(jīng)過。直接連到cpu。請(qǐng)問什么情況下才用 sn74lvth162245 做總線緩沖?謝謝各位指教!
如果怕電壓兼容出問題的話,好像可以考慮加個(gè)sn74lvth162245
SN74LVTH162245DL SN74LVTH16244 SN74LVTH16245 SN74LVTH16245A SN74LVTH18512DGGR SN74LVTH240DW SN74LVTH240DWR SN74LVTH244ADBR SN74LVTH245 SN74LVTH245A
相關(guān)搜索: