SMT常用術(shù)語中英文對照

簡稱 英文全稱 中文解釋 smt surface mounted technology 表面貼裝技術(shù) smd surface mount device 表面安裝設(shè)備(元件) dip dual in-line package 雙列直插封裝 qfp quad flat package 四邊引出扁平封裝 pqfp plastic quad flat package 塑料四邊引出扁平封裝 sqfp shorten quad flat package 縮小型細(xì)引腳間距qfp bga ball grid array package 球柵陣列封裝 pga pin grid array package 針柵陣列封裝 cpga ceramic pin grid array 陶瓷針柵陣列矩陣 plcc plastic leaded chip carrier 塑料有引線芯片載體 clcc ceramic leaded chip carr

使用PACE工具二

（8）展開【iobs】選項，如圖1所示。 ■在【package view】窗格中【package top view】和【package bottom view】選項分別顯示器件的頂層和底層的示意圖。 圖1 展開iobs選項 ■在【 package view】和【architecture view】窗格中【show differential pairs ）選項顯示信號的差分對。 ■在【package view】和【 architecture view］窗格中【show lo banks j選項按不同的顏色標(biāo)注出不同的bank。 ■在【package view］和【architecture view］窗格中【show clock regions】選項用不同的顏色來標(biāo)注不同的時鐘區(qū)域。 ■在【package view】和【architecture view】窗格中【 show local clocks － iob columns only】選項用顏色標(biāo)注出屬于iob的區(qū)域時鐘。 ■在【 package view】和【architecture view】窗格中【show loc

簡易pcb軟件allegro中手工封裝技術(shù)

在電路改板設(shè)計中經(jīng)常會遇到pcb軟件allegro如何手工封裝的問題，下面我們就來介紹pcb軟件allegro中手工封裝的簡易方法： 1.file/new 在drawing name 中敲入新零件名(封裝名)，并在drawing type 中選package symbol 2.設(shè)作圖環(huán)境，選 setup－drawing size ，drawing extent 的大小根據(jù)實際情況確定，一般為2000 mils. move origin 調(diào)整至適當(dāng)位置。 3.加入焊點，選add pin或其圖標(biāo)，在右側(cè)option項目中選擇。 4.文字面(絲印)繪制silkscreen.選add line，option項目選package geometry下的silkscreen_top，畫上文字面的框。 5.組裝外型繪制assembly outline(可省略)。同文字面之動作但層面為package geometry下的assembly_top. 6.設(shè)文字面之零件名稱及零件號。 1)選layout_label->refdes或其圖標(biāo)，點選放零件名稱的位置(須在as

Java技術(shù)在嵌入式系統(tǒng)中的應(yīng)用

責(zé)運行java卡applet以及為applet運行提供所需要的環(huán)境。card os、java card vm和java card framework共同組成了jcre(java卡運行時環(huán)境)。industry specific extensions是服務(wù)方所提供的類，使企業(yè)與公司能夠提供屬于自己的服務(wù)程序。例如，如果這張卡是gsm網(wǎng)絡(luò)的sim（用戶識別模塊）卡，那么這一層就是sim卡所需的接口類。（4）java card apijava card的2.1版包括四個包：javacard.lang package、javacard.frame work package、javacard.security package和javacardx.cryp to package。javacard.lang package提供java程序語言中重要的類，例如所有java類的根類object類。javacard.frame work package是java card api的核心包，提供了實現(xiàn)java card applet基本類和工具。其中iso7816抽象接口提供了iso7816所使用的常數(shù)值。pin(個人識

協(xié)同設(shè)計技術(shù)

作業(yè)。 felton稱 ：“這點對于具有高速信號（如 serdes，即串行器/解串器）的設(shè)計更加重要。你肯定不希望在芯片里留下太多封裝難以解決的毛病?！?多年來，cadence、synopsys 和 magma公司的ic平面規(guī)劃工具就已經(jīng)帶有i/o管腳分配功能，但felto n 稱傳統(tǒng)的平面規(guī)劃工具性能還不夠，因為它們只具備對封裝的初級視圖。 eda供應(yīng)商們亦從印制電路板結(jié)構(gòu)方面解決問題。在20世紀(jì)90年代中期，cadence 為封裝設(shè)計師們創(chuàng)建了一系列印制電路板工具。advance package designer 以及不久以后來自 avanti（后被 synopsys 收購）的工具都為封裝設(shè)計師帶來了商用的電子設(shè)計與分析。這些工具有邏輯圖輸入以及封裝的布局和自動布線功能，但缺乏與 ic 設(shè)計的鏈接，以及與仿真和分析的鏈接。過去3年多來，cadence 和越來越多的業(yè)界公司在 ic 與封裝協(xié)同設(shè)計技術(shù)方面取得了更大的進(jìn)展。 新的一代 an-yu kuo 是 optimal 公司的首席技術(shù)官，他說，eda 業(yè)開發(fā) ic 與封裝協(xié)同設(shè)計工具的努力自 2004 年開始提速，當(dāng)時 t

飛思卡爾在Package解決方案中推出單芯片ZigBee平臺

BGA、TAB、零件、封裝及Bonding制程

g)?；蛞原h(huán)氧樹脂之接著方式予以固定，稱為 die bond，完成 ic 內(nèi)部線路封裝的第一步。 23、diode 二極管 為半導(dǎo)體組件"晶體管"(transistor)之一種，有兩端點接在一母體上，當(dāng)所施加電壓的極性大小不同時，亦將展現(xiàn)不同導(dǎo)體性質(zhì)。另一種"發(fā)光二極管"可代替儀表板上各種顏色的發(fā)光點，比一般燈泡省電又耐用。目前二極管已多半改成 smt 形式，圖中所示者即為 sot-23 之解剖圖。 24、dip(dual inline package)雙排腳封裝體 指具有雙排對稱接腳的零件，可在電路板的雙排對稱腳孔中進(jìn)行插焊。此種外形的零件以早期的各式 ic 居多，而部份"網(wǎng)狀電阻器"亦采用之。 25、discrete component 散裝零件 指一般小型被動式的電阻器或電容器，有別于主動零件功能集中的集成電路。 26、encapsulating 囊封、膠囊 為了防水或防止空氣影響，對某些物品加以封包而與外界隔絕之謂。 27、end cap 封頭 指 smd 一些小型片狀電阻器或片狀電

J2EE連接器開發(fā)實踐之一: J2EE連接器的開發(fā)

eb服務(wù)器上的jsp組件，jsp組件通過rmi調(diào)用ejb來訪問eis；另一種客戶端是普通的java程序，它通過rmi來調(diào)用部署在ejb服務(wù)器中的ejb組件以訪問eis。 圖3 案例體系結(jié)構(gòu) 下面我們看簡單資源層的代碼。 回頁首 開發(fā)簡單資源層 資源層是一個socket服務(wù)程序，當(dāng)它接收到客戶端發(fā)送來的字符串時，就在這個字符串前增加"hello："字符串，然后返回這個新的字符串。代碼如例程1所示。 例程1 eis資源層 package com.hellking.jca.eis; import java.net.*; import java.io.*; public class eisserver { public static void main(string[] args) { try { system.out.println ("啟動服務(wù)...."); serversocket s = new serversocket (2008); /

集成電路封裝縮寫

bga（ball grid array）：球柵陣列，面陣列封裝的一種。 qfp（quad flat package）：方形扁平封裝。 plcc（plastic leaded chip carrier）：有引線塑料芯片栽體。 dip（dual in-line package）：雙列直插封裝。 sip（single inline package）：單列直插封裝 sop（small out-line package）：小外形封裝。 soj（small out-line j-leaded package）：j形引線小外形封裝。 cob（chip on board）：板上芯片封裝。 flip-chip：倒裝焊芯片。 片式元件（chip）：片式元件主要為片式電阻、片式電容、片式電感等無源元件。根據(jù)引腳的不同，有全端子元件（即元件引線端子覆蓋整個元件端）和非全端子元件，一般的普通片式電阻、電容為全端子元件，而像鉭電容之類則為非全端子元件。 tht（through hole technology）：通孔插裝技術(shù) smt（su

印制電路板工藝設(shè)計規(guī)范

der ball）：焊料在層壓板、阻焊層或?qū)Ь€表面形成的小球（一般發(fā)生在波峰焊或回流焊之后）。 拉尖（solder projection）：出現(xiàn)在凝固的焊點上或涂覆層上的多余焊料凸起物。 墓碑，元件直立（tombstone component）：一種缺陷，雙端片式元件只有一個金屬化焊端焊接在焊盤上，另一個金屬化焊端翹起，沒有焊接在焊盤上。 集成電路封裝縮寫： bga（ball grid array）：球柵陣列，面陣列封裝的一種。 qfp（quad flat package）：方形扁平封裝。 plcc（plastic leaded chip carrier）：有引線塑料芯片栽體。 dip（dual in-line package）：雙列直插封裝。 sip（single inline package）：單列直插封裝 sop（small out-line package）：小外形封裝。 soj（small out-line j-leaded package）：j形引線小外形封裝。 cob（chip on bo

半導(dǎo)體基礎(chǔ)知識之集成電路的封裝縮寫形式

bga（ball grid array）：球柵陣列，面陣列封裝的一種 qfp（quad flat package）：方形扁平封裝 plcc（plastic leaded chip carrier）：有引線塑料芯片栽體 dip（dual in-line package）：雙列直插封裝 sip（single inline package）：單列直插封裝 sop（small out-line package）：小外形封裝 soj（small out-line j-leaded package）：j形引線小外形封裝 cob（chip on board）：板上芯片封裝 flip-chip：倒裝焊芯片 片式元件（chip）：片式元件主要為片式電阻、片式電容、片式電感等無源元件。根據(jù)引腳的不同，有全端子元件（即元件引線端子覆蓋整個元件端）和非全端子元件，一般的普通片式電阻、電容為全端子元件，`本文來自: 熱點頻道而像鉭電容之類則為非全端子元件。 tht（through hole technology）：通孔插裝技術(shù) smt（surface mount technology）：表面安裝技術(shù)

中輝電子商行

s our tenet.in this way , we achieved many good comments.our advantages: abundant product, complete model no., good quality and reasonable price. welcome to contact us and do business with us. main business: ic series of dip-8 ; optical coupler; dip package; sop package , diode,audion,and field-effect transistors. welcome to your contact.website1：http://www.zhonghui-su.comwebsite2：http://www.zh-su.comenglish version: website01 :http://www.iceach.com/ic/contact.asp?id=1270_117569 website0

DIP引腳的封裝

dip封裝（dual in-line package），也叫雙列直插式封裝技術(shù)，是一種最簡單的封裝方式。指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路均采用這種封裝形式，其引腳數(shù)一般不超過100.dip封裝的cpu芯片有兩排引腳，需要插入到具有dip結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。dip封裝的芯片在從芯片插座上插拔時應(yīng)特別小心，以免損壞管腳。dip封裝結(jié)構(gòu)形式有：多層陶瓷雙列直插式dip,單層陶瓷雙列直插式dip,引線框架式dip（含玻璃陶瓷封接式，塑料包封結(jié)構(gòu)式，陶瓷低熔玻璃封裝式）等。 來源:bill

SGM3132 圣邦微電子推出高性能四通道白光LED驅(qū)動SGM3132

攜產(chǎn)品的應(yīng)用。 sgm3132是無公害無鉛環(huán)保產(chǎn)品，溫度范圍達(dá)到擴展的工業(yè)標(biāo)準(zhǔn)–40°c 到+85°c，采用tqfn-16（3*3）封裝。 相關(guān)信息與供貨情況： 如需獲取sgm3132的樣片，請登陸www.sg-micro.com。sgm3132已于09年第二季度開始量產(chǎn)，大宗訂貨周期為4-6周。 device x1 current matching dimming shutdown current iq package sgm3132 x1 <3% one wire <0.1μa <500μa tqfn-16 圣邦微電子是一家專注于高性能、高品質(zhì)模擬/混合信號集成電路研發(fā)、生產(chǎn)和銷售的半導(dǎo)體公司。產(chǎn)品性能優(yōu)良，品質(zhì)卓越，可廣泛應(yīng)用于手機、dvd、數(shù)碼相機、筆記本電腦、汽車電子、工業(yè)自動控制、醫(yī)療儀器、液晶顯示和軍工國防等眾多領(lǐng)域。圣邦擁有先進(jìn)的品質(zhì)保證體系，已于2004年通過iso9001認(rèn)證，全部產(chǎn)品都符合rohs規(guī)范。秉承技術(shù)

xTimer V1.0

when time is over. to do such changing, it needs to modify the source code and recompile it. i thought why don't try with sdcc. the people can modify the source code and do-it-yourself. let get the sdcc for dos command line, sdcc for 8051. unzip the package and save to drive c. i made the folder app (application programs) for my source code. here is the new source code for sdcc, xtimer1.c timer4 is now modified to be delay off output. the counting is now based on minute the same as timer1 and 2. timer

Easy-Downloader V1.1 with SDCC

ttom layer pcb x2 size. figure 4: component placment layout.bill of materials the component list is shown in figure 5. u1 the master chip must be programmed with writer1.hex before the programmer board can run properly. q2 and q3 are to92 plastic package! with a can package, pin positions may differ on the layout. you can use any small signal transistors to replace them. vb1 is male type! all resistors can be 1/4w or 1/8w 5%. bill of materials january 4,2004 10:44:35 page1 item quanti

建立網(wǎng)絡(luò)表時出現(xiàn)的錯誤

ing [alg0016] part name "fuse mf-msmd020_1_smdf_1812_fuse mf-msmd020" is renamed to "fuse mf-msmd020_1_smdf_1812_fu".#5 warning [alg0051] pin "2" is renamed to "2#2" after substituting illegal characters in package bnc-2_2 , j10: 10_power, page1_ldo (2.00, 0.90).#6 warning [alg0051] pin "2" is renamed to "2#3" after substituting illegal characters in package bnc-2_2 , j10: 10_power, page1_ldo (2.00, 0.90).#7 warning [alg0016] part name &quo

要用非門，但是不知道芯片型號

microprocessor compatibleh11l2 schmitt trigger single channel dip, microprocessor compatibleh11l3 schmitt trigger single channel dip, microprocessor compatibleh11l4 schmitt trigger single channel dip, microprocessor compatibleh24a1 transistor 4 pin package no base leadh24a2 transistor 4 pin package no base leadh24a3 transistor 4 pin package no base leadh24a4 transistor 4 pin package no base leadh24b1 darlington 6 pin w/o base leadh24b2 darlington 6 pin w/o base leadh24b3 darlington 6 pin w/o base lead

modelsim 6.0 出現(xiàn)錯誤，求教。

c:/modeltech_6.0/tcl/vsim/pref.tcl # 6.0# do tttt.ado listening on address 127.0.0.1 port 1200# ** warning: (vlib-34) library already exists at "work".# resume# model technology modelsim se vcom 6.0 compiler 2004.08 aug 19 2004# -- loading package standard# -- loading package std_logic_1164# -- loading package std_logic_arith# -- loading package std_logic_unsigned# -- compiling entity aa# -- compiling architecture behavioral of aa# model technology modelsim se vcom 6.0 compiler 2004.08 aug 19

關(guān)于ORCAD 的DRC一個錯誤問題,大家?guī)臀曳治龇治?謝謝/

關(guān)于orcad 的drc一個錯誤問題,大家?guī)臀曳治龇治?謝謝/我用orcad兩個星期了,今天用drc時遇到這樣的問題...error [drc0026] this reference has already been assigned to a different package type. u2: schematic1, signal control (7.60, 7.20) error [drc0026] this reference has already been assigned to a different package type. u8: schematic1, signal control (7.60, 1.40) error [drc0026] this reference has already been assigned to a different package type. u8: schematic1, signal control (4.30, 4.80) error [drc0026] this reference has already

protel to allegro的placement文件轉(zhuǎn)換器

工作比較簡單，可以使用protel或cadence提供的protel到cct的轉(zhuǎn)換工具來完成這一工作。對于第二種情況，要做的工作相對復(fù)雜一些，下面將這種轉(zhuǎn)化的方法作一簡單的介紹。 cadence信噪分析工具的分析對象是cadence allegro的brd文件，而allegro可以讀入合乎其要求的第三方網(wǎng)表，protel輸出的telexis格式的網(wǎng)表滿足allegro對第三方網(wǎng)表的要求，這樣就可以將protel文件注入allegro。 這里有兩點請讀者注意。首先，allegro第三方網(wǎng)表在$package段不允許有“．”；其次，在protel中，我們用basname[0:n]的形式表示總線，用basname[x]表示總線中的一根信號，allegro第三方網(wǎng)表中總線中的一根信號的表示形式為bas namex，讀者可以通過直接修改protel輸出的telexis網(wǎng)表的方法解決這些問題。 allegro在注入第三方網(wǎng)表時還需要每種類型器件的設(shè)備描述文件device.txt文件，它的格式如下：package: package typeclass: classtypepincount: total pi