|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
問個EPM7032的傻問題 |
| 作者：mic1984 欄目：EDA技術(shù) |
我把時鐘信號加到EPM7032的任何一個I/O腳上后,信號都會被衰減的很小,幾乎為地.只有把時鐘信號加在GCLK上時才是正常的方波,高手給指點一下吧,我菜鳥. 順便問一下:GCLK是什么腳啊? |
| 2樓： | >>參與討論 |
| 作者： ZHAOYB 于 2006/11/28 15:51:00 發(fā)布：
GCLK是全局時鐘輸入端，I/O腳沒有進行配置時為漏板開路！ |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |