|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
建議以verilog作為入門語言 |
| 作者：hover99 欄目：EDA技術(shù) |
雖然語言只是一門工具，但是一開始就選對了，是可以做到事半功倍的。 之所以說verilog相比vhdl更有優(yōu)勢這是因為： 1）在國內(nèi)業(yè)界，verilog更為普遍。 2）仿真驗證功能強大。在真正的項目中，仿真和驗證工作占據(jù)了總工作量的一半以上。而verilog最初是以硬件仿真語言出現(xiàn)的，其仿真驗證功能本身就很強大，特別是現(xiàn)在又出現(xiàn)了基于verilog的仿真功能更強大的systemverilog。此外，新人進入ic領(lǐng)域的第一個職位往往是驗證工程師，如果有較深的verilog經(jīng)驗，角色轉(zhuǎn)換更加容易。 3)verilog的代碼效率較高，特別是最新版本對rtl代碼的書寫做了更多優(yōu)化，當然最佳方法是使用自動化的輸入工具：） 4)有很多關(guān)于verilog的入門書籍寫得不錯，這里強烈推薦夏宇聞老師的基本書，rtl代碼（可綜合的verilog代碼）的書寫規(guī)范，基本上可以做到自學入門。 在論壇上，經(jīng)�？吹接泻芏喑鯇W者表示對hdl的困惑，一本好的參考書可以解決80%的困惑。 |
| 2樓： | >>參與討論 |
| 作者： 王紫豪 于 2006/11/23 22:39:00 發(fā)布：
支持原創(chuàng)，定 |
|
| 3樓： | >>參與討論 |
| 作者： Amani2006 于 2006/11/24 10:39:00 發(fā)布：
支持 說得不錯,頂! |
|
| 4樓： | >>參與討論 |
| 作者： cnjiantian 于 2006/11/24 16:38:00 發(fā)布：
啊 已經(jīng)學了VHDL,對verilogHDL僅限于語句表面的認識 暫時就不打算改了.先好好用VHDL,我覺得也不錯. |
|
| 5樓： | >>參與討論 |
| 作者： ytz963 于 2006/11/28 15:09:00 發(fā)布：
不是吧 剛剛把VHDL看得差不多了！還是先把VHDL搞清楚吧 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |