|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
帶隙基準(zhǔn)的電壓封裝后咋會(huì)漂？ |
| 作者：sww008602 欄目：IC設(shè)計(jì) |
小弟目前設(shè)計(jì)了一款內(nèi)含2.5v帶隙基準(zhǔn)的電源管理電路，中測(cè)修調(diào)可以把96%的芯片帶隙基準(zhǔn)都燒在2.5上下10毫伏內(nèi)，但在長(zhǎng)電封裝后再測(cè)試發(fā)現(xiàn)只有50%的芯片帶隙基準(zhǔn)在2.5上下25毫伏內(nèi)，35%在2.5上偏25毫伏到上偏100毫伏內(nèi)，14%在2.5下偏25毫伏到下偏100毫伏內(nèi)，中測(cè)機(jī)是TR6800，封裝是DIP，請(qǐng)各為高手幫忙分析一下，是中測(cè)還是封裝還是其他原因？怎么會(huì)這樣？？該咋辦��？？？ |
| 2樓： | >>參與討論 |
| 作者： microe 于 2006/3/8 13:46:00 發(fā)布：
two cents 可能是封裝的問題，PACKAGE shift 試試按按你的PACKAGE，看輸出電壓動(dòng)不動(dòng) |
|
| 3樓： | >>參與討論 |
| 作者： sww008602 于 2006/3/9 8:36:00 發(fā)布：
按PACKAGE，輸出電壓不動(dòng)啊 按PACKAGE，輸出電壓不動(dòng)啊,各位大哥誰有遇到過這種情況呀,該采取怎樣的措施啊?? |
|
| 4樓： | >>參與討論 |
| 作者： sww008602 于 2006/3/9 8:55:00 發(fā)布：
應(yīng)該可以排除光的影響,難道是設(shè)計(jì)線路或版圖有缺陷?沒道理啊?? 我在中測(cè)時(shí)用黑布遮住光線和讓光線照在圓片上測(cè)的結(jié)果一樣,應(yīng)該可以排除光的影響,難道是設(shè)計(jì)線路或版圖有缺陷?沒道理啊?? |
|
| 5樓： | >>參與討論 |
| 作者： sheepyang 于 2006/3/9 12:19:00 發(fā)布：
PACKAGE影響 首先指出用手指按是按不出來的。你那點(diǎn)力量能把封裝按碎？其實(shí)封裝在里面的芯片的應(yīng)力是比較大的。 存在的原因是： 1.可能電路版圖設(shè)計(jì)不合理，沒有把bandgap部分 放在靠近芯片中心位置或是離芯片邊緣遠(yuǎn)點(diǎn)。 2.封裝材料可能不好，與芯片的應(yīng)力很大。 3.封裝工藝可能沒把握好導(dǎo)致應(yīng)力大。 4.長(zhǎng)電的測(cè)試有問題。如，有沒有大電流，有沒有使用開爾文連接，電容是否離芯片很遠(yuǎn)而導(dǎo)致芯片振蕩，輸出電容的大小、類型是否有問題。 |
|
| 6樓： | >>參與討論 |
| 作者： sheepyang 于 2006/3/9 12:20:00 發(fā)布：
補(bǔ)充下 如果要驗(yàn)證是不是封裝的問題， 你可以到專門的開蓋公司將 封裝去掉部分并保留金絲， 看看前后的差別。 要多開幾顆看看。 |
|
| 7樓： | >>參與討論 |
| 作者： sww008602 于 2006/3/10 8:38:00 發(fā)布：
開蓋后測(cè)試還是那樣��！ 開蓋后測(cè)試還是那樣啊！版圖的相關(guān)部分也遠(yuǎn)離邊緣！想不通！ |
|
| 8樓： | >>參與討論 |
| 作者： sheepyang 于 2006/3/10 12:11:00 發(fā)布：
那就麻煩了 是不是中測(cè)有問題？你得仔細(xì)查查。 |
|
| 9樓： | >>參與討論 |
| 作者： clqic 于 2006/3/12 17:23:00 發(fā)布：
你是用電容燒寫鋁條還是多晶條？ |
|
| 10樓： | >>參與討論 |
| 作者： sww008602 于 2006/3/13 9:34:00 發(fā)布：
燒寫多晶啊 在中測(cè)時(shí)測(cè)試機(jī)給600豪安8毫秒的電流脈沖來燒多晶，并且中測(cè)后過了48小時(shí)后又重新中測(cè)一遍兩次的數(shù)據(jù)基本相同，90%以上都在2.5V上下10毫伏以內(nèi).難道是長(zhǎng)電封裝有問題? |
|
| 11樓： | >>參與討論 |
| 作者： anrui 于 2006/3/16 11:24:00 發(fā)布：
封裝后必然存在一定的偏差 你裸片測(cè)試，和封裝后測(cè)試畢竟存在一定的環(huán)境差異。這樣就可能放大你的誤差范圍。打個(gè)比方，也許在裸片修調(diào)中誤差在正負(fù)5m情況，也許封裝后會(huì)保證你的誤差在25m之內(nèi)。所以你應(yīng)該統(tǒng)計(jì)一下你的裸片修調(diào)過程中誤差分布情況。 |
|
| 12樓： | >>參與討論 |
| 作者： clqic 于 2006/3/16 13:56:00 發(fā)布：
封裝材料的電阻率 |
|
| 13樓： | >>參與討論 |
| 作者： bitcat 于 2006/3/17 16:46:00 發(fā)布：
會(huì)不會(huì)是有振蕩 在仿真時(shí)沒有在輸出加電容,一到封裝后,pad上有電容,引起振蕩? |
|
| 14樓： | >>參與討論 |
| 作者： look&think 于 2006/3/17 16:51:00 發(fā)布：
用示波器看過波形嗎？ bitcat說的有道理，有用示波器看過波形嗎，會(huì)不會(huì)有小幅震蕩。 |
|
| 15樓： | >>參與討論 |
| 作者： sww008602 于 2006/3/20 16:15:00 發(fā)布：
用示波器看有1毫伏以內(nèi)的小幅震蕩 在裸片修調(diào)中精確在正負(fù)6mV，封裝后會(huì)只有50在25m之內(nèi)。用萬用表看有1毫伏以內(nèi)的小幅震蕩,有問題嗎? |
|
| 16樓： | >>參與討論 |
| 作者： sxyyj 于 2006/3/20 19:08:00 發(fā)布：
是封裝問題 我們采用431做過試驗(yàn):采用不同的塑封材料其對(duì)基準(zhǔn)電壓的影響非常明顯.當(dāng)然,如果芯片設(shè)計(jì)合理的話該影響可以降到最低水平,比如在鋁上面壓一層氮化硅 |
|
| 17樓： | >>參與討論 |
| 作者： sww008602 于 2006/3/21 12:23:00 發(fā)布：
小弟的電路也含431 小弟的電路也含431,為了測(cè)試基準(zhǔn),在基準(zhǔn)鋁線上開了10*10的小窗口,通過測(cè)試 431發(fā)現(xiàn)基準(zhǔn)漂移問題,數(shù)據(jù)統(tǒng)計(jì)呈拋物線型,在鋁上面壓一層氮化硅是在工藝廠家來實(shí)現(xiàn)嗎?還有不同的塑封材料其對(duì)基準(zhǔn)電壓的影響能有多大?用哪種塑封材料 會(huì)好點(diǎn)? 10*10的小窗口會(huì)不會(huì)對(duì)基準(zhǔn)電壓的影響非常大? |
|
| 18樓： | >>參與討論 |
| 作者： sww008602 于 2006/3/23 12:02:00 發(fā)布：
請(qǐng)高手指點(diǎn)! 請(qǐng)高手指點(diǎn)! |
|
| 19樓： | >>參與討論 |
| 作者： sww008602 于 2006/4/7 14:23:00 發(fā)布：
開冒后又恢復(fù)正常 開冒后又恢復(fù)正常了,可以確定是封裝的影響,但換應(yīng)力小的封裝材料也沒有改善,該采取什么措施啊?增加氮化硅厚度的話會(huì)不會(huì)有改善? |
|
| 20樓： | >>參與討論 |
| 作者： look&think 于 2006/4/7 16:03:00 發(fā)布：
與光有關(guān)系嗎？ 與光有關(guān)系嗎？不會(huì)是哪個(gè)地方漏電太大吧。開蓋后用黑紙蓋緊再試試。 挺神奇的事，繼續(xù)關(guān)注。 |
|
| 21樓： | >>參與討論 |
| 作者： sww008602 于 2006/4/7 16:43:00 發(fā)布：
與光無關(guān),把芯片用電爐燒一分鐘后又恢復(fù)正常了! 與光無關(guān),把芯片用電爐燒一分鐘后又恢復(fù)正常了!應(yīng)該是電爐燒后把封裝的應(yīng)力釋放掉就恢復(fù)正常,應(yīng)該等同于開冒的效果,在封裝過程中可不可以通過改變一些東西或步驟來減小力?還有封裝材料那種可以最大程度的減小應(yīng)力? |
|
| 22樓： | >>參與討論 |
| 作者： chensp02 于 2006/5/9 16:57:00 發(fā)布：
用老化設(shè)備或高溫存儲(chǔ)來做一個(gè)批量的實(shí)驗(yàn) 取一些IC,測(cè)試其基準(zhǔn)電壓分布,然后用高溫存儲(chǔ)一段時(shí)間,再測(cè)試其基準(zhǔn)電壓分布,分析其情況. |
|
| 23樓： | >>參與討論 |
| 作者： sheepyang 于 2006/5/9 19:22:00 發(fā)布：
暈 我當(dāng)時(shí)就懷疑封裝問題，樓主說開蓋后還是有問題， 把我害慘了。:) 要減小應(yīng)力除了版圖上關(guān)鍵元件要靠近版圖中心外， 封裝材料有好有壞，采用膨脹系數(shù)盡量與硅相近的， 芯片用導(dǎo)電膠粘貼，不要用Sn/Pb/Ag做焊料。 |
|
| 24樓： | >>參與討論 |
| 作者： dgun 于 2006/5/11 18:34:00 發(fā)布：
封裝引起的電壓漂移 這個(gè)問題前段時(shí)間我也剛剛分析，結(jié)果是： 1，絕大部分帶隙基準(zhǔn)電壓會(huì)漂移，不僅是你們的431 2，封裝造成的漂移有兩種，一種是固定朝一個(gè)方向漂，另外一種是隨機(jī)的。 3，固定方向漂移可以在中測(cè)試加上補(bǔ)償。 4，分裝時(shí)可以在打線后加上一層保護(hù)膠，長(zhǎng)電有，需要增加費(fèi)用。 5，芯片要改版，減少隨機(jī)的偏差。 |
|
| 25樓： | >>參與討論 |
| 作者： liguhu 于 2006/5/11 22:29:00 發(fā)布：
怎樣漏電？ |
|
| 26樓： | >>參與討論 |
| 作者： liguhu 于 2006/5/11 22:31:00 發(fā)布：
怎樣漏電？ 開蓋后用黑紅蓋緊會(huì)有什么神奇的事？ |
|
| 27樓： | >>參與討論 |
| 作者： wuyizheng 于 2006/6/3 16:17:00 發(fā)布：
與測(cè)試有關(guān) 我們公司產(chǎn)品也有類似情況出現(xiàn)，不同的地方和不同的人測(cè)試結(jié)果都不一樣，中測(cè)和成測(cè)用的不同設(shè)備都有差距。 |
|
| 28樓： | >>參與討論 |
| 作者： epprom 于 2006/6/14 16:15:00 發(fā)布：
可以考慮以下因素 刨除掉干擾震蕩這些因素,可考慮以下因素: 1.中測(cè)測(cè)試探針的引線長(zhǎng)度及測(cè)試點(diǎn)的接觸遠(yuǎn)近導(dǎo)致中測(cè)比實(shí)際的值偏小 2.中測(cè)測(cè)試時(shí)燒調(diào)產(chǎn)生的溫度引起產(chǎn)品的燒調(diào)電阻變小,冷卻后其值可能變大,因此真正的基準(zhǔn)在中測(cè)中未測(cè)試準(zhǔn)確 |
|
| 29樓： | >>參與討論 |
| 作者： sww008602 于 2006/9/29 17:37:00 發(fā)布：
問題還未解決，我的基準(zhǔn)電阻是用N-WELL電 問題還未解決，我的基準(zhǔn)電阻是用N-WELL電阻，N-WELL電阻在封裝前后阻值會(huì)有多大的變化？其比例會(huì)變嗎？ |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |