|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
在線請(qǐng)教：如何用verilog構(gòu)成一個(gè)二維存儲(chǔ)單元 |
| 作者：gwbing 欄目：IC設(shè)計(jì) |
如題：構(gòu)成4×6的存儲(chǔ)單元，每單元一個(gè)字節(jié)～ 還有如何按字節(jié)訪問(wèn)這些單元呢？ |
| 2樓： | >>參與討論 |
| 作者： hwwss 于 2006/3/15 21:06:00 發(fā)布：
verilog不支持二維數(shù)組 而且也綜合不出來(lái)電路。一般轉(zhuǎn)化為一維數(shù)組就好了。 |
|
| 3樓： | >>參與討論 |
| 作者： gwbing 于 2006/3/17 21:03:00 發(fā)布：
謝謝 呵呵 |
|
| 4樓： | >>參與討論 |
| 作者： 逗號(hào) 于 2006/3/18 15:04:00 發(fā)布：
什么叫做verilog不支持二維數(shù)組？ rt？ |
|
| 5樓： | >>參與討論 |
| 作者： gwbing 于 2006/3/19 18:56:00 發(fā)布：
：） 查了些資料，跟大家討論一下： verilog中 1。reg[7:0]data; //表示一個(gè)8位的寄存器 2。reg data[7:0]; //表示8個(gè)一位的寄存器，像 data<=8'b00000000;這樣賦值是錯(cuò)誤的，應(yīng)該按位賦值～ 3。reg[7:0]data[5:0]; //表示6個(gè)8位的寄存器，是二維數(shù)組 我需要的定義也可以看成二維數(shù)組，但是每個(gè)元素是一個(gè)字節(jié)～，這就不好辦了～～～～～ |
|
| 6樓： | >>參與討論 |
| 作者： amormio124 于 2006/4/5 0:04:00 發(fā)布：
通常做設(shè)計(jì)的都不會(huì)那樣去寫(xiě)， 并不是verilog不支持二維數(shù)組， 語(yǔ)法如下： reg[7:0]data[5:0]; 但是通常做設(shè)計(jì)的都不會(huì)那樣去寫(xiě)， 方法有兩個(gè)： 1。如果是MEMORY很小， 都會(huì)把它拆開(kāi)寫(xiě)。 reg [7:0] data_reg_0, data_reg_1,^^^^^^^^^ 2。如果是MEMORY很大，都會(huì)用fully CUSTOM做的MEMORY。 但是“4×6的存儲(chǔ)單元，每單元一個(gè)字節(jié)～” 好像沒(méi)有這樣的東西吧（4 X 6 X 8），它也不是二維的吧？ |
|
| 7樓： | >>參與討論 |
| 作者： gwbing 于 2006/4/5 8:59:00 發(fā)布：
謝謝各位～ 我后來(lái)用4個(gè)FIFO實(shí)現(xiàn)的～ |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |