|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
求教DSP與SDRAM的接法 |
| 作者：yglqh2003 欄目：DSP技術(shù) |
至今還對DSP接SDRAM不太了解,畢竟是剛上路的菜鳥啊,我做了這樣一個方案,DSP 是C6713,利用A2~A5腳及CE0(用CPLD組合信號)想接4個16位寬的SDRAM(每個64M字節(jié) 地址線是A0~A12,區(qū)線是B0~B1),但是由于對C6713 的EMIF的刷新機制還不是很了解,所以想請問一下各位大蝦,這種方案有可能實現(xiàn)嗎,使用CPLD組合出來的選通信號會不會影響EMIF對SDRAM的后臺刷新? |
| 2樓： | >>參與討論 |
| 作者： venturer 于 2006/1/18 10:54:00 發(fā)布：
? 片選一般用高位地址線和CE0譯碼吧，難道6713特殊點？ |
|
| 3樓： | >>參與討論 |
| 作者： a12345678 于 2006/1/22 11:31:00 發(fā)布：
同步存儲器不要這樣做，很可能由于譯碼電路延遲較大而出錯 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |