|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
有哪位知道DDR布線中的問題 |
| 作者：suzscs 欄目：數(shù)字廣電 |
有哪位知道DDR布線中，時序不一致會導致整機系統(tǒng)出錯，系統(tǒng)崩潰！怎么檢測具體是哪里的時序問題，有什么好的方法？ |
| 2樓： | >>參與討論 |
| 作者： tanflying 于 2006/1/9 16:37:00 發(fā)布：
可以考慮寫一個RAMtest程序，一個一個地址讀寫校驗 可以考慮這種方法，當然首先得保證你原理上沒有問題�？纯词裁礃拥牡刂窌鲥e，在進行分析。 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |