|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統 驅動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產業(yè) | CAN-bus/DeviceNe |
哪個更實用 |
| 作者：bobnihao 欄目：EDA技術 |
現在vhdl和veriloghdl哪個更用的多一點，找工作的時候哪個好找工作？ |
| 2樓： | >>參與討論 |
| 作者： 雷風 于 2006/1/6 9:49:00 發(fā)布：
高校用vhdl多一些 公司用verilog多一些 |
|
| 3樓： | >>參與討論 |
| 作者： bobnihao 于 2006/1/9 15:20:00 發(fā)布：
原來如此 看來verilog也是要看看的了 |
|
| 4樓： | >>參與討論 |
| 作者： 雷風 于 2006/1/9 16:55:00 發(fā)布：
大公司基本都是verilog |
|
|
|
| 免費注冊為維庫電子開發(fā)網會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |