|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
[求助]請(qǐng)教高手一個(gè)FPGA調(diào)試的問題 |
| 作者：mo_jianhao 欄目：EDA技術(shù) |
[求助]請(qǐng)教高手一個(gè)FPGA調(diào)試的問題 小弟正在調(diào)試一個(gè)用verilog寫的GP2021芯片（一個(gè)GPS相關(guān)器），用的XILINX的VertexII和DSP聯(lián)調(diào)，調(diào)試時(shí)遇到一個(gè)很不解的問題。 簡(jiǎn)單的描述一下:我內(nèi)部用的一個(gè)20M的時(shí)鐘信號(hào)，把它接到頂層模塊的輸出口上(其實(shí)在ucf里沒對(duì)它分配管腳)，出來的效果跟不接出來差別很大。 按理應(yīng)該是一樣的。是設(shè)計(jì)中有什么隱含的問題？還是綜合約束的問題？（主頻40M）。 很迷茫，請(qǐng)大家給點(diǎn)建議。 |
| 2樓： | >>參與討論 |
| 作者： mo_jianhao 于 2006/1/5 17:35:00 發(fā)布：
補(bǔ)充一下 補(bǔ)充一下：出來的效果是指聯(lián)調(diào)的結(jié)果（了解GPS環(huán)路的同行知道，指的是出來的CCBF的情況）。 |
|
| 3樓： | >>參與討論 |
| 作者： mo_jianhao 于 2006/1/8 23:56:00 發(fā)布：
再描述一下 我的一個(gè)設(shè)計(jì)，在VertexII下實(shí)現(xiàn)的，稍微改一個(gè)無(wú)關(guān)緊要的地方，和DSP聯(lián)調(diào)的結(jié)果差異很大（DSP的軟件和硬件平臺(tái)是被另一個(gè)功能一樣的用另一種hdl語(yǔ)言寫的設(shè)計(jì)驗(yàn)證過的）。很迷茫。請(qǐng)前輩們指教。 下面是一些報(bào)告： NUMBER of Slices containing ONLY related LOGIC: 990 990 100% DEVICE Utilization Summary: NUMBER of BUFGMUXs 13 out of 16 81% NUMBER of External IOBs 45 out of 484 9% NUMBER of LOCed IOBs 44 out of 45 97% NUMBER of SLICEs 990 out of 14336 6% NUMBER of TBUFs 445 out of 7168 6% WARNING:Place:83 - This design either uses more than 8 clock buffers or has clock buffers locked into primary and secondary sites. Since ONLY one clock buffer OUTPUT signal from a primary / secondary pair may enter any clock region it is necessary to PARTition the clock LOGIC being driven by these clocks into different clock regions. It may be possible through Floorplanning all or just PART of the LOGIC being driven by the GLOBAL clocks to achieve a legal placement for this design................ WARNING:CLK Net:dump[3] may have excessive skew because 7 NON-CLK pins failed to route using a CLK template. WARNING:CLK Net:dump[0] may have excessive skew because 7 NON-CLK pins failed to route using a CLK template. WARNING:CLK Net:dump[1] may have excessive skew because 7 NON-CLK pins failed to route using a CLK template. WARNING:CLK Net:dump[2] may have excessive skew because 7 NON-CLK pins failed to route using a CLK template. |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |