|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
Max+Plus仿真出的毛刺怎么消除？有圖 |
| 作者：ouyangys 欄目：EDA技術(shù) |
嘿嘿，才學(xué)啊，別見(jiàn)笑，四位加，減器。
|
| 2樓： | >>參與討論 |
| 作者： ping2066 于 2005/6/7 21:24:00 發(fā)布：
修改程序拉，用時(shí)序邏輯 |
|
| 3樓： | >>參與討論 |
| 作者： ouyangys 于 2005/6/7 21:41:00 發(fā)布：
我的程序是這樣的,怎么改? ENTITY add4_v IS PORT( sub : IN std_logic; A, B : IN STD_LOGIC_VECTOR(3 downto 0); S : OUT STD_LOGIC_VECTOR(3 downto 0); Co : OUT STD_LOGIC); END add4_v; ARCHITECTURE a OF add4_v IS SIGNAL Y : STD_LOGIC_VECTOR(4 downto 0); BEGIN PROCESS (sub,A,B) BEGIN IF sub='0' THEN Y <= A+B ; ELSE Y<= A-B ; END IF; END PROCESS; S<=Y(3 downto 0); Co<= Y(4); |
|
| 4樓： | >>參與討論 |
| 作者： pengeapan 于 2005/6/8 11:06:00 發(fā)布：
組合電路是不可避免毛刺的 組合電路是不可避免毛刺的,若要消除毛刺可在具體的電路中加個(gè)鎖存器,不過(guò)你的程序本身就不規(guī)范,送你一個(gè)程序: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; ENTITY add4_v IS PORT( sub : IN std_logic; A, B : IN STD_LOGIC_VECTOR(3 downto 0); S : OUT STD_LOGIC_VECTOR(3 downto 0); Co : OUT STD_LOGIC); END add4_v; ARCHITECTURE a OF add4_v IS SIGNAL Y,a1,b1 : STD_LOGIC_VECTOR(4 downto 0); signal c : std_logic:='0'; BEGIN a1<=c&A; b1<=c&B; PROCESS (sub,A,B) BEGIN IF sub='0' THEN Y<= a1 + b1 ; ELSE Y<= a1 - b1 ; END IF; END PROCESS; S<=Y(3 downto 0); Co<= Y(4); end a; |
|
| 5樓： | >>參與討論 |
| 作者： qshezelin 于 2005/6/8 20:11:00 發(fā)布：
回復(fù)本帖 |
|
| 6樓： | >>參與討論 |
| 作者： zhou_me 于 2005/6/10 13:48:00 發(fā)布：
加D觸發(fā)器 加D觸發(fā)器 |
|
| 7樓： | >>參與討論 |
| 作者： ar3000a 于 2005/6/10 23:48:00 發(fā)布：
這個(gè)毛刺在實(shí)際電路可能不要緊，10納妙數(shù)量級(jí)， |
|
| 8樓： | >>參與討論 |
| 作者： wodwydwy 于 2005/6/27 8:27:00 發(fā)布：
RE |
|
| 9樓： | >>參與討論 |
| 作者： delli 于 2005/6/28 9:30:00 發(fā)布：
加時(shí)序拉，本身不可消除，除非改程序 加時(shí)序拉，本身不可消除，除非改程序 |
|
| 10樓： | >>參與討論 |
| 作者： mummytaker 于 2005/6/28 23:29:00 發(fā)布：
我也遇過(guò)，我后來(lái)發(fā)現(xiàn)不要讓引腳 出現(xiàn)沒(méi)有驅(qū)動(dòng)的不定狀態(tài)就不會(huì)這樣，你試一下這樣 ENTITY add4_v IS PORT( sub : IN std_logic; A, B : IN STD_LOGIC_VECTOR(3 downto 0); S : OUT STD_LOGIC_VECTOR(3 downto 0); Co : OUT STD_LOGIC); END add4_v; ARCHITECTURE a OF add4_v IS BEGIN PROCESS (sub,A,B) variable y: STD_LOGIC_VECTOR(4 downto 0); BEGIN IF sub='0' THEN Y<=A+B ; ELSE Y<=A-B ; END IF; S<=Y(3 downto 0); Co<= Y(4); END PROCESS; |
|
| 11樓： | >>參與討論 |
| 作者： gwl2004 于 2005/6/30 10:01:00 發(fā)布：
加D觸發(fā)器 在最后的輸出端加D觸發(fā)器 |
|
| 12樓： | >>參與討論 |
| 作者： gwl2004 于 2005/6/30 10:08:00 發(fā)布：
補(bǔ)充：改用時(shí)序電路 改用時(shí)序電路，加入時(shí)鐘 |
|
| 13樓： | >>參與討論 |
| 作者： hcxf001 于 2005/12/20 15:23:00 發(fā)布：
毛刺問(wèn)題,為什么用鎖存器和D觸發(fā)器呢 我以前作的都沒(méi)有這個(gè)問(wèn)題的,你用一個(gè)濾波的程序搞上去試一下了, |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |