|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
關于signal的用法 |
| 作者：marilyn 欄目：EDA技術 |
請教一個關于signal的用法的問題 如果在vhdl語言中在沒有定義siganl的狀態(tài)前，對其進行了判斷操作，是否會出問題？ 另：如果signal信號沒有初始化（因為初始化只是在行為仿真時有效），那么它由初始化狀態(tài)嗎？ 這個問題很困惑！ |
| 2樓： | >>參與討論 |
| 作者： w7612 于 2005/11/28 11:25:00 發(fā)布：
signal信號有初始化的值的 signal信號有初始化的值的，在ALTERA中你可以在TIMING CONSTAINT里面的POWER UP levell 設置的 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |