|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
Quartusii下這個警告啥意思? |
| 作者：zj4068 欄目：EDA技術(shù) |
Warning: VHDL PROCESS Statement warning at GLOVE.vhd(30): signal or variable "YQ" may not be assigned a new VALUE in every possible path through the PROCESS Statement. Signal or variable "YQ" holds its previous VALUE in every path with no new VALUE assignment, which may create a combinational loop in the current design. |
| 2樓： | >>參與討論 |
| 作者： xiaomao95 于 2005/9/15 15:48:00 發(fā)布：
變量“YQ”沒有賦值，可能產(chǎn)生一個組合電路 變量“YQ”沒有賦值，可能產(chǎn)生一個組合電路 |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |