音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

<fieldset id="kopyi"></fieldset>

<sup id="f67ni"></sup>

<sup id="f67ni"></sup>

首頁(yè) | 行業(yè)黑名單 | 幫助

電子元器件

電子資訊

技術(shù)資料

如何把下面這個(gè)電路圖變?yōu)関hdl,或Verilog語(yǔ)言,我寫的為何不對(duì)?

作者：nj21ic　欄目：EDA技術(shù)

如何把下面這個(gè)電路圖變?yōu)関hdl,或Verilog語(yǔ)言,我寫的為何不對(duì)?

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity RamControl2_vhd is
PORT (

      D   :  in   std_logic_vector(7 downto 0);
      DIN  :  inout std_logic_vector(7 downto 0);
      AD     :   in   std_logic_vector(7 downto 0);
      AZ     :   in   std_logic_vector(7 downto 0);
      AX     :  out   std_logic_vector(7 downto 0);
      DOUT: out   std_logic_vector(7 downto 0);
      CH1   :   in   std_logic;
      CH2   :   in   std_logic
           );
end;

architecture behavior of RamControl2_vhd is
begin

PROCESS(CH1,CH2,DIN,AD,AZ,RAMDATA)
begin
if CH1='0' then
  AX<=AD;
  DIN<=D;
  DOUT<=(others =>'Z');
elsif CH2='0' then
   AX<=AZ;
   DOUT<=DIN;
  else
    DIN<=(others=>'Z');
    AX<=(others=>'Z');
    DOUT<=(others =>'Z');
end if;
end PROCESS;
end behavior;

2樓：	>>參與討論
作者： n3207 于 2005/9/2 13:26:00 發(fā)布：寫法不規(guī)范，你可以搜索一下以前的關(guān)于INOUT的帖子

3樓：	>>參與討論
作者： windover 于 2005/9/2 17:14:00 發(fā)布：沒(méi)圖居然連接是c:

4樓：

>>參與討論

作者： tuu123 于 2005/9/2 17:24:00 發(fā)布：

這樣行不?
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity RamControl2_vhd is
PORT (

      D   :  in   std_logic_vector(7 downto 0);
      DIN  :  inout std_logic_vector(7 downto 0);
      AD     :   in   std_logic_vector(7 downto 0);
      AZ     :   in   std_logic_vector(7 downto 0);
      AX     :  out   std_logic_vector(7 downto 0);
      DOUT: out   std_logic_vector(7 downto 0);
      CHA   :   in   std_logic;
      CHB   :   in   std_logic
           );
end;

architecture behavior of RamControl2_vhd is
begin

PROCESS(D,CHA,CHB,DIN,AD,AZ)
begin
if CHA='0' then
  AX<=AD;
  DIN<=D;
  DOUT<=(others =>'Z');
elsif CHB='0' then
   AX<=AZ;
   DOUT<=DIN;
  else
    DIN<=(others=>'Z');
    AX<=(others=>'Z');
    DOUT<=(others =>'Z');
end if;
end PROCESS;
end behavior;

5樓：	>>參與討論
作者： nj21ic 于 2005/9/2 20:02:00 發(fā)布：為何不能貼圖啊?總提示URL錯(cuò) 我的電路很簡(jiǎn)單就是用了四個(gè)244做隔離.

參與討論

相關(guān)帖子

幫忙解決下

苦尋二手FPGA學(xué)習(xí)板

請(qǐng)問(wèn)，fpga的i/0口上拉電阻嗎

高手幫我看看這個(gè)狀態(tài)機(jī)設(shè)計(jì)（Verilog描述，序列檢測(cè)）

補(bǔ)一下剛才的圖片，謝謝

免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入