音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

登錄 免費注冊 首頁 | 行業(yè)黑名單 | 幫助
維庫電子市場網(wǎng)
技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng)
驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe

奇怪的maxplus編譯錯誤!

作者:jitel 欄目:EDA技術(shù)
奇怪的maxplus編譯錯誤!
Error:ILLegal assignment-globle clock 'sa' on pin 4

請問大俠,這是怎么回事呢?

2樓: >>參與討論
吳明詩
你把sa放到全局時鐘輸入管腳不就行了
 
3樓: >>參與討論
厲煒
你要把SA鎖定到CLOCK0或1或2...上試試.
你要把SA鎖定到CLOCK0或1或2...上試試.
  時鐘信號輸入最好用蕊片上專用引腳,像CLOCK1CLOCK2等.否則編譯通不過.

有時候把時鐘信號鎖在I/O上也能用.但沒有專用引腳好.最好用蕊片上專用引腳.



參與討論
昵稱:
討論內(nèi)容:
 
 
相關(guān)帖子
新手求助:部能下載程序,quartus 5.0 epm7128s
一個關(guān)于led顯示屏的fpga/cpld項目的思考!我的想法是
VHDL程序編譯的時候出現(xiàn)這個warning有沒有關(guān)系啊
高手幫忙:關(guān)于Verilog 的小問題!
求助:MaxplusII 10.0編譯問題--在線等
免費注冊為維庫電子開發(fā)網(wǎng)會員,參與電子工程師社區(qū)討論,點此進入


Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號