音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

登錄 免費注冊 首頁 | 行業(yè)黑名單 | 幫助
維庫電子市場網(wǎng)
技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng)
驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe

兩個always之中分別對同一個變量賦值

作者:dsp2000 欄目:EDA技術(shù)
兩個always之中分別對同一個變量賦值
如果必須在兩個always之中分別對同一個變量賦值,(但賦值時的條件是不沖突的。)這個時候該怎樣做比較好,相信很多初學(xué)者都碰到類似的問題,請大家討論。

2樓: >>參與討論
hotcoco
我想不到必須在兩個always中對同一信號賦值的情況
你說的這種風(fēng)格,可是被強烈批評的哦。海┪矣X得,還是你沒有把信號間的邏輯關(guān)系理清楚!

3樓: >>參與討論
xjg1111
re
語法不允許!
實際電路想想就允許嗎?

4樓: >>參與討論
dsp2000
在兩個always加1
例如:一個計數(shù)器(內(nèi)部變量)必須在兩個always加1,當(dāng)在某個時刻這個內(nèi)部變量要清0,這個時候該怎樣做比較好?
可能是我一直用C語言的原故吧,沒法轉(zhuǎn)個彎來,可能很多初學(xué)者也是有類似的。

5樓: >>參與討論
dsp2000
Verilog數(shù)字系統(tǒng)設(shè)計教程
在北京航空航天大學(xué)出版社出版的《Verilog數(shù)字系統(tǒng)設(shè)計教程》夏宇聞一書里,有這樣的例子。


6樓: >>參與討論
dsp2000
上升邊緣開始計數(shù)
有一個情況,例如在時鐘上升邊緣開始計數(shù)(變量為1),在下降邊緣停止計數(shù)(變量為0),之后其它地方使用這個變量,如何實現(xiàn)???

7樓: >>參與討論
雷風(fēng)
最好用狀態(tài)機實現(xiàn)
至于計數(shù)的狀態(tài),你可以設(shè)定一個寄存器來表示,count_plus為加一,count_dec為減一,count_in表示通知主狀態(tài)機有計數(shù)變化

8樓: >>參與討論
吳明詩
語法不允許呀
 
9樓: >>參與討論
xjg1111
re
只要縷清思路,都是可以實現(xiàn)的。
最簡單的方法還是用狀態(tài)機。

10樓: >>參與討論
dsp2000
謝謝!我試試看。
 
參與討論
昵稱:
討論內(nèi)容:
 
 
相關(guān)帖子
用Verilog在QuartusII上的仿真問題。
初學(xué)verilog cpld 編程,問題2,請多指教?
幾個VerilogHDL語言語法問題?
QII5.0中是不是不能再用自下向上的設(shè)計方法,即
誰能講講一個正規(guī)的自頂向下的設(shè)計的各步驟的先后順序
免費注冊為維庫電子開發(fā)網(wǎng)會員,參與電子工程師社區(qū)討論,點此進入


Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號