|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
關(guān)于verilog的include語句 |
| 作者：ljyoicq 欄目：EDA技術(shù) |
為什么我在verilog中加入了include語句后一半編譯會通不過？ 與文件的存儲路徑有關(guān)沒？ |
| 2樓： | >>參與討論 |
| 作者： asunmad 于 2005/4/6 21:31:00 發(fā)布：
被include的部分確認(rèn)沒有錯誤嗎？ |
|
| 3樓： | >>參與討論 |
| 作者： ljyoicq 于 2005/4/8 13:18:00 發(fā)布：
沒有 沒有 是不是必須放在工程文件目錄下才可以？ |
|
| 4樓： | >>參與討論 |
| 作者： good02xaut 于 2005/4/9 14:09:00 發(fā)布：
對 路徑設(shè)置不對！ |
|
| 5樓： | >>參與討論 |
| 作者： ljyoicq 于 2005/4/9 23:12:00 發(fā)布：
怎么設(shè)置？ |
|
| 6樓： | >>參與討論 |
| 作者： echo_dream 于 2005/4/10 4:18:00 發(fā)布：
這個(gè)問題把握住一點(diǎn)就可以：） 以下以verilog_xl作為仿真工具為例 //---- 啟動verilog-xl的目錄，為`include語句中的當(dāng)前目錄，即 . -----\\ 一個(gè)例子： project目錄結(jié)構(gòu)如下：（部分） ---AMBA | |---- comm //要include的文件存放的目錄，文件為def_Global.v | |---- sim //啟動verilog-xl的目錄 Top.v中要include文件def_Global.v 則： `include "../comm/def_Global.v" * - 本貼最后修改時(shí)間：2005-4-10 4:18:56 修改者：echo_dream |
|
| 7樓： | >>參與討論 |
| 作者： histar 于 2005/4/11 10:52:00 發(fā)布：
同樣問題 我也有同樣的問題。我的文件放在工程目錄中， 也還是不行。提示“Warning 0006: Unable to open include file.” 源程序： `include "p_to_s.v" `include "s_to_p.v" MODULE sys(D_in,T0,T1, data, D_out,SEND,ESC,DSC,TAKE,ADD_100,ADD_101); input D_out,SEND,ESC,DSC,TAKE,ADD_100,ADD_101; inout [7:0] data; OUTPUT D_in,T0,T1; p_to_s p_to_s(.D_in(D_in),.T0(T0),.data(data), .SEND(SEND),.ESC(ESC),.ADD_100(ADD_100)); s_to_p s_to_p(.T1(T1),.data(data),.D_out(D_out), .DSC(DSC),.TAKE(TAKE),.ADD_101(ADD_101)); endMODULE 結(jié)果： JHDPARSE - VHDL/Verilog Parser. ISE 5.2i COPYRIGHT (c) 1995-2002 XILINX, Inc. All rights reserved. Scanning C:/XILINX/verilog/src/iSE/unisim_comp.v Scanning sysTranse.v sysTranse.v(2) `include "p_to_s.v" ^ Warning 0006: Unable to open include file. sysTranse.v(3) `include "s_to_p.v" ^ Warning 0006: Unable to open include file. Writing sysTranse.jhd. JHDPARSE complete - 0 errors, 2 warnings. |
|
| 8樓： | >>參與討論 |
| 作者： dandynee 于 2005/4/11 13:03:00 發(fā)布：
在編譯的時(shí)候設(shè)定include目錄 比如：vcs，可以加 +incdir+"xxx", xxx是和simulation目錄的相對路徑，當(dāng)然也可以是絕對路徑 比如：modelsim ，+incdir+"xxx",和vcs一樣的 |
|
| 9樓： | >>參與討論 |
| 作者： aliao2003 于 2005/4/11 17:21:00 發(fā)布：
我還是不怎么明白�。。�！ |
|
| 10樓： | >>參與討論 |
| 作者： djistra 于 2009/7/7 16:08:03 發(fā)布：
8樓的說到點(diǎn)上了！�。�！ |
|
|
|
| 免費(fèi)注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號 |