|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測(cè)控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動(dòng)編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機(jī) | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計(jì) | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
關(guān)于邏輯鎖定 |
| 作者：xueping912 欄目：EDA技術(shù) |
請(qǐng)教：在QUARTUSII中進(jìn)行邏輯鎖定后，如果還達(dá)不到預(yù)定的最高時(shí)鐘頻率，該怎么辦？ |
| 2樓： | >>參與討論 |
| 作者： picklas 于 2005/3/26 8:48:00 發(fā)布：
re 你說(shuō)的鎖定是指同步么？ 對(duì)于工作時(shí)鐘的要求是這樣的，首先你的工作時(shí)鐘頻率必須是可實(shí)現(xiàn)的，不能要求很復(fù)雜的設(shè)計(jì)跑的頻率是出奇的高，那么最大能跑到多快呢？我做過(guò)的一個(gè)項(xiàng)目，實(shí)現(xiàn)了3000萬(wàn)門的FPGA95%的資源占用量跑到了112MHz，當(dāng)然設(shè)計(jì)應(yīng)該還有提高的空間。 一般來(lái)說(shuō)，影響工作頻率的主要因素： 1 異步電路。異步電路對(duì)于 工作頻率多數(shù)是會(huì)降低的，所以建議盡量多使用同步電路，或是在異步電路之間插入同步隔離。 2 扇出，信號(hào)的扇出不能太大，建議一個(gè)信號(hào)的扇出在5左右（個(gè)人習(xí)慣）。 3 加時(shí)鐘約束（這點(diǎn)在綜合時(shí)無(wú)效，在布局布線時(shí)有用） 4 綜合器的設(shè)置（綜合器一般都有很多的選項(xiàng)，如功能重復(fù)的寄存器刪除，扇出大的寄存器自動(dòng)復(fù)制，retiming(在時(shí)序調(diào)整) ,保持設(shè)計(jì)結(jié)構(gòu)，流水線等等）。 5 程序中使用乒乓操作，流水線操作等等（具體見(jiàn)《FPGA設(shè)計(jì)指導(dǎo)原則》）。 還有不少其他的東西，如模塊的復(fù)用，分組的時(shí)鐘約束，面積約束，增量設(shè)計(jì)，Ipcore的優(yōu)化設(shè)計(jì)等等，下次再說(shuō)吧...:) |
|
| 3樓： | >>參與討論 |
| 作者： picklas 于 2005/3/27 7:52:00 發(fā)布：
re （續(xù)）提高工作頻率的辦法： 1 注意合理的分配工作時(shí)鐘，對(duì)于高速系統(tǒng)時(shí)鐘的合理分配也很重要，我不建議大家在整個(gè)設(shè)計(jì)中就用一個(gè)時(shí)鐘（當(dāng)然也不能太多），雖然有人會(huì)說(shuō)這有背于一般的設(shè)計(jì)規(guī)范，但是你的工作鐘是從一個(gè)總的時(shí)鐘分頻或用DCM得到的就不會(huì)有大的jitter。 簡(jiǎn)單的說(shuō)比如一個(gè)多位計(jì)數(shù)器，你就可以合理的在低幾位用高速的鐘，其他位用一個(gè)慢一點(diǎn)的鐘，效果很好，在《FPGA的設(shè)計(jì)指導(dǎo)原則》中有具體的介紹。 這樣做對(duì)于系統(tǒng)的時(shí)鐘分配大有好處，需要說(shuō)明，這種做法需要加約束配合。 為完待續(xù)...：〉 |
|
| 4樓： | >>參與討論 |
| 作者： xueping912 于 2005/3/28 10:27:00 發(fā)布：
我遇到的問(wèn)題 我使用QUARTUSII做一個(gè)四階濾波器并進(jìn)行邏輯鎖定,按書(shū)上的例子操作,設(shè)定一個(gè)鎖定區(qū)域,結(jié)果還有一個(gè)CLK不能滿足預(yù)定的FMAX 150MHZ,目標(biāo)器件是EP20K100EQC208-1,程序是QUARTUS自帶的,可結(jié)果卻達(dá)不到要求.書(shū)上寫著優(yōu)化后的時(shí)鐘速度為171MHZ,是什么原因呢? |
|
| 5樓： | >>參與討論 |
| 作者： picklas 于 2005/3/28 12:58:00 發(fā)布：
re 如果是標(biāo)準(zhǔn)的范例，那么應(yīng)該是能夠達(dá)到的，我覺(jué)得你應(yīng)該查查你的過(guò)程和他的流程有多大的區(qū)別，軟件版本，綜合器的優(yōu)化選項(xiàng),ip核的結(jié)構(gòu)....都有可能。你提到的鎖定區(qū)域，是面積約束么？ 不能滿足要求的話，你可以用分析工具看一下關(guān)鍵路徑，把關(guān)鍵路徑作專門的約束，當(dāng)然這樣你就很可能和他的范例做法就越來(lái)越遠(yuǎn)了，但是確實(shí)能提高工作頻率。 |
|
| 6樓： | >>參與討論 |
| 作者： picklas 于 2005/3/28 13:13:00 發(fā)布：
re 說(shuō)說(shuō)ipcore的對(duì)于工作頻率的優(yōu)化吧，都是一些工作的總結(jié)不對(duì)，請(qǐng)包含。 1 能夠使用IPcore 的時(shí)候就使用吧，可以負(fù)責(zé)任的講，在相同的條件下，ipcore的效率比我們一般的代碼效果都好。 2 ipcore里要注意一些選項(xiàng)。 1）高速要求時(shí)，選中三角結(jié)構(gòu)而不要用矩形結(jié)構(gòu)（針對(duì)IPcore的邏輯電路結(jié)構(gòu)） 2）高速要求時(shí)，IPcore要選擇速度優(yōu)先。 3）高速要求時(shí)，選中g(shù)enerat RPOM 。 4）高速要求時(shí)，選中最大級(jí)流水線操作。 5）在專用的乘法器資源較充裕時(shí)，盡量多用專用乘法器。但當(dāng)你的專用乘法器資源使用帶了80%時(shí)建議你就不要用了，因?yàn)樵谟玫脑�，布線延時(shí)就不好控制了（試驗(yàn)過(guò)分立的乘法器和專用的乘法器最大工作頻率差不多，關(guān)鍵在于資源的消耗差異很大），片內(nèi)存儲(chǔ)器也同上。 6）長(zhǎng)線資源在高速設(shè)計(jì)中盡量不要用，他對(duì)布線的影響比較大，常常會(huì)得不償失；全局時(shí)鐘資源則是不用白不用，扇出大的信號(hào)通過(guò)各種手段盡量走全局時(shí)鐘網(wǎng)絡(luò)。不過(guò)要提醒的是，非全局管腳接入的信號(hào)進(jìn)入全局時(shí)鐘網(wǎng)絡(luò)都會(huì)有10ns左右的延時(shí)，注意數(shù)據(jù)的同步問(wèn)題。 |
|
|
|
| 免費(fèi)注冊(cè)為維庫(kù)電子開(kāi)發(fā)網(wǎng)會(huì)員，參與電子工程師社區(qū)討論，點(diǎn)此進(jìn)入 |
Copyright © 1998-2006 m.58mhw.cn 浙ICP證030469號(hào) |