音影先锋亚洲天堂网|电影世界尽头的爱完整版播放|国产 熟女 91|高清无码免费观看欧美日韩|韩国一区二区三区黄色录像|美女亚洲加勒比在线|亚洲综合网 开心五月|7x成人在线入口|成人网站免费日韩毛片区|国产黄片?一级?二级?三级

Z9972 Datasheet

  • Z9972

  • 3.3V, 125-MHz, Multi-Output Zero Delay Buffer

  • 9頁(yè)

  • CYPRESS

掃碼查看芯片數(shù)據(jù)手冊(cè)

上傳產(chǎn)品規(guī)格書

PDF預(yù)覽

Z9972
3.3V, 125-MHz, Multi-Output Zero Delay Buffer
Features
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
鈥?/div>
Output frequency up to 125 MHz
12 clock outputs: frequency configurable
350 ps max output-to-output skew
Configurable output disable
Two reference clock inputs for dynamic toggling
Oscillator or crystal reference input
Spread Spectrum-compatible
Glitch-free output clocks transitioning
3.3V power supply
Pin-compatible with MPC972
Industrial temperature range: 鈥?0擄C to +85擄C
52-pin TQFP package
Table 1. Frequency Table
[1]
VCO_SEL FB_SEL2 FB_SEL1 FB_SEL0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
VCO
8x
12x
16x
20x
16x
24x
32x
40x
4x
6x
8x
10x
8x
12x
16x
20x
Note:
1. x = the reference input frequency, 200 MHz < F
VCO
< 480 MHz.
Block Diagram
XIN
XOUT
VCO_SEL
PLL_EN
REF_SEL
D Q
TCLK0
TCLK1
TCLK_SEL
FB_IN
D Q
Sync
Frz
0
1
Phase
Detector
LPF
VCO
0
1
Sync
Frz
QA0
QA1
QA2
QA3
QB0
QB1
FB_SEL2
QB2
QB3
Pin Configuration
SELB1
SELB0
SELA1
SELA0
QA3
VDDC
QA2
VSS
QA1
VDDC
QA0
VSS
VCO_SEL
52 51 50 49 48 47 46 45 44 43 42 41 40
VSS
MR#/OE
SCLK
SDATA
FB_SEL2
PLL_EN
REF_SEL
TCLK_SEL
TCLK0
TCLK1
XIN
XOUT
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
39
38
37
36
35
34
33
32
31
30
29
28
27
VSS
QB0
VDDC
QB1
VSS
QB2
VDDC
QB3
FB_IN
VSS
FB_OUT
VDDC
FB_SEL0
MR#/OE
Power-On
Reset
SELA(0,1)
SELB(0,1)
SELC(0,1)
FB_SEL(0,1)
SCLK
SDATA
INV_CLK
2
2
2
2
/4, /6, /8, /10
Sync Pulse
Data Generator
D Q
/2
0
1
D Q
D Q
/4, /6, /8, /12
/4, /6, /8, /10
/2, /4, /6, /8
D Q
Sync
Frz
Z9972
QC0
QC1
Sync
Frz
Sync
Frz
Sync
Frz
QC2
QC3
FB_OUT
14 15 16 17 18 19 20 21 22 23 24 25 26
SYNC
FB_SEL1
SYNC
VSS
QC0
VDDC
QC1
SELC0
SELC1
QC2
VDDC
QC3
VSS
INV_CLK
Output Disable
Circuitry
12
Cypress Semiconductor Corporation
Document #: 38-07088 Rev. *D
鈥?/div>
3901 North First Street
鈥?/div>
San Jose
鈥?/div>
CA 95134 鈥?408-943-2600
Revised December 21, 2002

Z9972相關(guān)型號(hào)PDF文件下載

  • 型號(hào)
    版本
    描述
    廠商
    下載
  • 英文版
    3.3V, 125-MHz, Multi-Output Zero Delay Buffer
    CYPRESS
  • 英文版
    3.3V, 125-MHz, Multi-Output Zero Delay Buffer
    CYPRESS [C...
  • 英文版
    3.3V, 125-MHz, Multi-Output Zero Delay Buffer
    CYPRESS [C...
  • 英文版
    3.3V, 125-MHz, Multi-Output Zero Delay Buffer
    CYPRESS
  • 英文版
    3.3V, 150MHz, Multi-Output Zero Delay Buffer
    CYPRESS [C...
  • 英文版
    MISCELLANEOUS CLOCK GENERATOR|QFP|52PIN|PLASTIC
    ETC
  • 英文版
    TWELVE DISTRIBUTED-OUTPUT CLOCK DRIVER|TQFP|52PIN|PLASTIC
    ETC
  • 英文版
    FOURTEEN DISTRIBUTED-OUTPUT CLOCK DRIVER|TQFP|52PIN|PLASTIC
    ETC
  • 英文版
    FOURTEEN DISTRIBUTED-OUTPUT CLOCK DRIVER|TQFP|52PIN|PLASTIC
  • 英文版
    3.3V, 150MHz, Multi-Output Zero Delay Buffer
    CYPRESS [C...

您可能感興趣的PDF文件資料

掃碼下載APP，
一鍵連接廣大的電子世界。

在線人工客服

買家服務(wù)：
賣家服務(wù)：
技術(shù)客服：

0571-85317607

網(wǎng)站技術(shù)支持

13606545031

客服在線時(shí)間周一至周五
9:00-17:30

關(guān)注官方微信號(hào)，
第一時(shí)間獲取資訊。

建議反饋

聯(lián)系人：

聯(lián)系方式：

按住滑塊，拖拽到最右邊
>>
感謝您向阿庫(kù)提出的寶貴意見(jiàn)，您的參與是維庫(kù)提升服務(wù)的動(dòng)力！意見(jiàn)一經(jīng)采納，將有感恩紅包奉上哦！