鈻?/div>
Package
Pin# Pin
Name
1
V
SS
2
V
CC
3
NC
4
G
5
W
0
6
W
1
7
NC
8
DQ
16
9
DQ
17
10
DQ
18
11
DQ
19
12
DQ
20
13
DQ
21
14
DQ
22
15
DQ
23
16
DQ
24
17
DQ
25
18
DQ
26
19
DQ
27
20
DQ
28
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
WED7F328XDNSN
WED7F2328XDNSN
DESCRIPTION:
The WED7F328XDNSN and WED7F2328XDNSN are
organized as one and two banks of 8M x 32 respec-
tively. The modules are based on Intel's E28F640J3,
8M x 8 / 4M x 16 device family. Both modules offer
access times of 120-150ns.
P
IN
C
ONFIGURATIONS
Pin#
Pin
Name
NC
NC
*
*
V
SS
DQ
29
DQ
30
DQ
31
W
2
NC
A
21
A
20
A
19
A
18
A
17
A
16
A
15
A
14
A
13
A
12
Pin#
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
Pin
Name
A
11
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
O
W
3
V
SS
DQ
15
DQ
14
DQ
13
DQ
12
DQ
11
DQ
10
Pin#
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
Pin
Name
DQ
9
DQ
8
DQ
7
DQ
6
DQ
5
DQ
4
DQ
3
DQ
2
DQ
1
DQ
0
NC
V
CC
PD
1
PD
2
PD
3
PD
4
PD
5
PD
6
PD
7
V
SS
C
APACITANCE
8M x32
Parameter
Address Lines
Data lines
Chip & Write Enable Lines
Output Enable Lines
Sym
CA
CDQ
CG
CG
Max
35
15
15
35
2 x 8M x 32
Max
70
30
30
70
Unit
pF
pF
pF
pF
* SIMM DENSITY
32MB PIN 24= E
0
64MB PIN 24= E
0
PIN 23= NC
PIN 23= E
1
B
LOCK
D
IAGRAMS
FIG. 1
WED7F328XDNSN: 8M x 32
S
TRATAFLASH
A
0-
A
22
E
0
G
8M x 8
W
0
DQ
0-7
A
0-
A
22
E
0
G
WED7F2328XDNSN: 2
X
8M x 32
S
TRATAFLASH
A
0-
A
22
E
1
G
8M x 8
DQ
0-7
W
0
8M x 8
DQ
0-7
W
0
8M x 8
W
1
DQ
8-15
W
1
8M x 8
DQ
8-15
W
1
8M x 8
DQ
8-15
8M x 8
W
2
DQ
16-23
W
2
8M x 8
DQ
16-23
W
2
8M x 8
DQ
16-23
8M x 8
W
3
DQ
24-31
W
3
8M x 8
DQ
24-31
W
3
8M x 8
DQ
24-31
July 2002 Rev. 0
ECO #15351
1
White Electronic Designs Corporation 聲 (508) 366-5151 聲 www.whiteedc.com
1
2
